5秒后页面跳转
CD4027BK PDF预览

CD4027BK

更新时间: 2024-11-29 15:38:03
品牌 Logo 应用领域
瑞萨 - RENESAS /
页数 文件大小 规格书
38页 1393K
描述
IC,FLIP-FLOP,DUAL,J/K TYPE,CMOS,FP,16PIN,CERAMIC

CD4027BK 技术参数

是否Rohs认证: 不符合生命周期:Obsolete
零件包装代码:DFP针数:16
Reach Compliance Code:not_compliant风险等级:5.63
JESD-30 代码:R-XDFP-F16JESD-609代码:e0
负载电容(CL):50 pF逻辑集成电路类型:J-K FLIP-FLOP
最大频率@ Nom-Sup:3500000 Hz最大I(ol):0.00036 A
功能数量:2端子数量:16
最高工作温度:125 °C最低工作温度:-55 °C
封装主体材料:CERAMIC封装代码:DFP
封装等效代码:FL16,.3封装形状:RECTANGULAR
封装形式:FLATPACK电源:5/15 V
认证状态:Not Qualified子类别:FF/Latches
表面贴装:YES技术:CMOS
温度等级:MILITARY端子面层:Tin/Lead (Sn/Pb)
端子形式:FLAT端子节距:1.27 mm
端子位置:DUAL触发器类型:MASTER-SLAVE
Base Number Matches:1

CD4027BK 数据手册

 浏览型号CD4027BK的Datasheet PDF文件第2页浏览型号CD4027BK的Datasheet PDF文件第3页浏览型号CD4027BK的Datasheet PDF文件第4页浏览型号CD4027BK的Datasheet PDF文件第5页浏览型号CD4027BK的Datasheet PDF文件第6页浏览型号CD4027BK的Datasheet PDF文件第7页 

与CD4027BK相关器件

型号 品牌 获取价格 描述 数据表
CD4027BK3 ROCHESTER

获取价格

J-K Flip-Flop, 4000/14000/40000 Series, 2-Func, Positive Edge Triggered, 2-Bit, Complement
CD4027BKMSR RENESAS

获取价格

4000/14000/40000 SERIES, DUAL POSITIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT,
CD4027BM TI

获取价格

CMOS DUAL J-K MASTER-SLAVER FLIP-FLOP
CD4027BM NSC

获取价格

Dual J-K Master/Slave Flip-Flop with Set and Reset
CD4027BM96 TI

获取价格

CMOS DUAL J-K MASTER-SLAVER FLIP-FLOP
CD4027BM96E4 TI

获取价格

CMOS DUAL J-K MASTER-SLAVER FLIP-FLOP
CD4027BM96G4 TI

获取价格

CMOS Dual J-K Master-Slave Flip-Flop
CD4027BMD/883 TI

获取价格

IC,FLIP-FLOP,DUAL,J/K TYPE,CMOS,DIP,16PIN,CERAMIC
CD4027BMD/883B TI

获取价格

IC,FLIP-FLOP,DUAL,J/K TYPE,CMOS,DIP,16PIN,CERAMIC
CD4027BMD/883C TI

获取价格

IC,FLIP-FLOP,DUAL,J/K TYPE,CMOS,DIP,16PIN,CERAMIC