ASM2I99456G-32-ET

更新时间： 2024-11-27 06:38:07

品牌	Logo	应用领域
PULSECORE		时钟驱动器逻辑集成电路
页数	文件大小	规格书
14页	553K
描述
3.3V/2.5V LVCMOS Clock Fanout Buffer

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ASM2I99456G-32-ET 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
包装说明：	7 X 7 MM, GREEN, TQFP-32	Reach Compliance Code：	unknown
风险等级：	5.68	Is Samacsys：	N
其他特性：	ALSO OPERATES AT 3.3V SUPPLY	系列：	99456
输入调节：	DIFFERENTIAL	JESD-30 代码：	S-PQFP-G32
JESD-609代码：	e3/e6	长度：	7 mm
逻辑集成电路类型：	LOW SKEW CLOCK DRIVER	功能数量：	1
反相输出次数：		端子数量：	32
实输出次数：	10	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	TQFP
封装形状：	SQUARE	封装形式：	FLATPACK, THIN PROFILE
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	5.6 ns
认证状态：	Not Qualified	Same Edge Skew-Max（tskwd）：	0.35 ns
座面最大高度：	1.2 mm	最大供电电压 (Vsup)：	2.625 V
最小供电电压 (Vsup)：	2.375 V	标称供电电压 (Vsup)：	2.5 V
表面贴装：	YES	温度等级：	INDUSTRIAL
端子面层：	MATTE TIN/TIN BISMUTH	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	40	宽度：	7 mm
最小 fmax：	250 MHz	Base Number Matches：	1

ASM2I99456G-32-ET 数据手册

浏览型号ASM2I99456G-32-ET的Datasheet PDF文件第2页

浏览型号ASM2I99456G-32-ET的Datasheet PDF文件第3页

浏览型号ASM2I99456G-32-ET的Datasheet PDF文件第4页

浏览型号ASM2I99456G-32-ET的Datasheet PDF文件第5页

浏览型号ASM2I99456G-32-ET的Datasheet PDF文件第6页

浏览型号ASM2I99456G-32-ET的Datasheet PDF文件第7页

November 2006

rev 0.3

ASM2I99456

3.3V/2.5V LVCMOS Clock Fanout Buffer

Features

output to input frequency ratios. The ASM2I99456 is

specified for the extended temperature range of –40 to

85°C.

•

Configurable 10 outputs LVCMOS Clock

distribution buffer

Compatible to single, dual and mixed 3.3V/2.5V

Voltage supply

Wide range output clock frequency up to

250MHz

Designed for mid-range to high-performance

telecom, networking and computer applications

Supports high-performance differential clocking

applications

The ASM2I99456 is a full static design supporting clock

frequencies up to 250 MHz. The signals are generated and

retimed on-chip to ensure minimal skew between the three

output banks.

Each of the three output banks can be individually supplied

by 2.5V or 3.3V supporting mixed voltage applications. The

FSELx pins choose between division of the input reference

frequency by one or two. The frequency divider can be set

individually for each of the three output banks. The

ASM2I99456 can be reset and the outputs are disabled by

deasserting the MR/OE pin (logic high state). Asserting

MR/OE will enable the outputs.

Max. output skew of 200pS

(150pS within one bank)

•

Selectable output configurations per output bank

Tristatable outputs

32 LQFP and TQFP Packages

Ambient Operating temperature range of

-40 to 85°C

•

Pin and Function compatible to MPC9456

All control inputs accept LVCMOS signals while the outputs

provide LVCMOS compatible levels with the capability to

drive terminated 50Ω transmission lines. The clock input is

low voltage PECL compatible for differential clock

distribution support. Please consult the ASM2I99446

specification for a full CMOS compatible device. For series

terminated transmission lines, each of the ASM2I99456

outputs can drive one or two traces giving the devices an

effective fanout of 1:20. The device is packaged in a

7x7 mm²32-lead LQFP and TQFP Packages.

Functional Description

The ASM2I99456 is a 2.5V and 3.3V compatible 1:10 clock

distribution buffer designed for low-Voltage mid-range to

high-performance telecom, networking and computing

applications. Both 3.3V, 2.5V and dual supply voltages are

supported for mixed-voltage applications. The ASM2I99456

offers 10 low-skew outputs and a differential LVPECL clock

input. The outputs are configurable and support 1:1 and 1:2

PulseCore Semiconductor Corporation

1715 S. Bascom Ave Suite 200, Campbell, CA 95008 • Tel: 408-879-9077 • Fax: 408-879-9018

www.pulsecoresemi.com

Notice: The information in this document is subject to change without notice.

12 3 4 5 6 7...14

中文翻译

下载PDF

与ASM2I99456G-32-ET相关器件

型号	品牌	获取价格	描述	数据表
ASM2I99456G-32-LR	ALSC	获取价格	3.3V/2.5V LVCMOS Clock Fanout Buffer
ASM2I99456G-32-LR	PULSECORE	获取价格	3.3V/2.5V LVCMOS Clock Fanout Buffer
ASM2I99456G-32-LT	PULSECORE	获取价格	3.3V/2.5V LVCMOS Clock Fanout Buffer
ASM2I99456G-32-LT	ALSC	获取价格	3.3V/2.5V LVCMOS Clock Fanout Buffer
ASM2P20805A	ALSC	获取价格	2.5V CMOS Dual 1-To-5 Clock Driver
ASM2P20805A-20-AR	PULSECORE	获取价格	Low Skew Clock Driver, 20805 Series, 5 True Output(s), 0 Inverted Output(s), CMOS, PDSO20,
ASM2P20805A-20-AR	ALSC	获取价格	2.5V CMOS Dual 1-To-5 Clock Driver
ASM2P20805A-20-AT	ALSC	获取价格	2.5V CMOS Dual 1-To-5 Clock Driver
ASM2P20805A-20-AT	PULSECORE	获取价格	Low Skew Clock Driver, 20805 Series, 5 True Output(s), 0 Inverted Output(s), CMOS, PDSO20,
ASM2P20805A-20-DR	ALSC	获取价格	2.5V CMOS Dual 1-To-5 Clock Driver

与ASM2I99456G-32-ET相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

46
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

35
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

64
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

61

产品中心

服务支持

精选活动

关于我们

帮助中心

ASM2I99456G-32-ET

ASM2I99456G-32-ET 技术参数

ASM2I99456G-32-ET 数据手册

与ASM2I99456G-32-ET相关器件

与ASM2I99456G-32-ET相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ASM2I99456G-32-ET

ASM2I99456G-32-ET 技术参数

ASM2I99456G-32-ET 数据手册

与ASM2I99456G-32-ET相关器件

与ASM2I99456G-32-ET相关文章

您还可以找

您在本页遇到什么问题？