Datasheet > 存储 > SRAM> AS7C34096-20

AS7C34096-20

更新时间： 2024-01-21 18:47:22

品牌	Logo	应用领域
ALSC		静态存储器
页数	文件大小	规格书
9页	247K
描述
5V/3.3V 512K X8 CMOS SRAM

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

AS7C34096-20 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	TSOP2
包装说明：	TSOP2,	针数：	44
Reach Compliance Code：	compliant	ECCN代码：	3A991.B.2.A
HTS代码：	8542.32.00.41	风险等级：	5.66
Is Samacsys：	N	最长访问时间：	20 ns
JESD-30 代码：	R-PDSO-G44	JESD-609代码：	e3/e6
长度：	18.415 mm	内存密度：	4194304 bit
内存集成电路类型：	STANDARD SRAM	内存宽度：	8
功能数量：	1	端子数量：	44
字数：	524288 words	字数代码：	512000
工作模式：	ASYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：	-40 °C	组织：	512KX8
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSOP2
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	260
认证状态：	Not Qualified	座面最大高度：	1.2 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	MATTE TIN/TIN BISMUTH	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	40	宽度：	10.16 mm
Base Number Matches：	1

AS7C34096-20 数据手册

AS7C4096

AS7C34096

AC test conditions

- Output load: see Figure B or Figure C.

Thevenin equivalent:

168Ω

- Input pulse level: GND to 3.0V. See Figures A, B, and C.

- Input rise and fall times: 2 ns. See Figure A.

- Input and output timing reference levels: 1.5V.

D_OUT

+1.728V

+3.3V

+5V

480

Ω

320

Ω

+3.0V

GND

D_OUT

255

D_OUT

350Ω

90%

10%

90%

10%

Ω

C¹³

2 ns

Figure A: Input pulse

GND

Figure C: 3.3V Output load

Figure B: 5V Output load

Notes

During V_CCpower-up, a pull-up resistor to V_CCon CE is required to meet I_SBspecification.

This parameter is sampled, but not 100% tested.

For test conditions, see AC Test Conditions.

_CLZand t_CHZare specified with C_L= 5pF as in Figure C. Transition is measured ±500 mV from steady-state voltage.

This parameter is guaranteed, but not tested.

WE is HIGH for read cycle.

CE and OE are LOW for read cycle.

Address valid prior to or coincident with CE transition Low.

All read cycle timings are referenced from the last valid address to the first transitioning address.

10 CE or WE must be HIGH during address transitions. Either CE or WE asserting high terminates a write cycle.

11 All write cycle timings are referenced from the last valid address to the first transitioning address.

12 Not applicable.

13 C = 30pF, except at high Z and low Z parameters, where C = 5pF.

1/13/05; v.1.9

Alliance Semiconductor

P. 6 of 9

1...3 4 567 8 9

下载PDF

与AS7C34096-20相关器件

型号	品牌	描述	获取价格	数据表
AS7C34096-20JC	ALSC	5V/3.3V 512K X8 CMOS SRAM	获取价格
AS7C34096-20JCN	ALSC	5V/3.3V 512K X8 CMOS SRAM	获取价格
AS7C34096-20JI	ALSC	5V/3.3V 512K X8 CMOS SRAM	获取价格
AS7C34096-20JIN	ALSC	5V/3.3V 512K X8 CMOS SRAM	获取价格
AS7C34096-20TC	ALSC	5V/3.3V 512K X8 CMOS SRAM	获取价格
AS7C34096-20TCN	ALSC	5V/3.3V 512K X8 CMOS SRAM	获取价格