5秒后页面跳转
捷配首页

Datasheet > AD9806KST
AD9806KST PDF预览

AD9806KST

更新时间： 2024-02-04 12:16:49
品牌 Logo 应用领域
亚德诺 - ADI /
页数 文件大小 规格书
12页 134K
描述
Complete 10-Bit 18 MSPS CCD Signal Processor

阅读下载

中文翻译

获取价格

AD9806KST 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：QFP
包装说明：PLASTIC, LQFP-48针数：48
Reach Compliance Code：unknown风险等级：5.82
商用集成电路类型：CONSUMER CIRCUITJESD-30 代码：S-PQFP-G48
JESD-609代码：e3长度：7 mm
湿度敏感等级：3功能数量：1
端子数量：48最高工作温度：85 °C
最低工作温度：-20 °C封装主体材料：PLASTIC/EPOXY
封装代码：LFQFP封装形状：SQUARE
封装形式：FLATPACK, LOW PROFILE, FINE PITCH峰值回流温度（摄氏度）：260
认证状态：COMMERCIAL座面最大高度：1.6 mm
最大供电电压 (Vsup)：3.6 V最小供电电压 (Vsup)：2.7 V
表面贴装：YES温度等级：OTHER
端子面层：MATTE TIN端子形式：GULL WING
端子节距：0.5 mm端子位置：QUAD
处于峰值回流温度下的最长时间：40宽度：7 mm

AD9806KST 数据手册

 浏览型号AD9806KST的Datasheet PDF文件第6页浏览型号AD9806KST的Datasheet PDF文件第7页浏览型号AD9806KST的Datasheet PDF文件第8页浏览型号AD9806KST的Datasheet PDF文件第9页浏览型号AD9806KST的Datasheet PDF文件第11页浏览型号AD9806KST的Datasheet PDF文件第12页 
AD9806  
f) F-REGISTER: AUXMID-Mode PGA  
(Default = 00 . . . 0)  
REGISTER DESCRIPTION  
(a) A-REGISTER: Modes of Operation  
(Power-On Default  
Value = 11)  
f9 f8 f7 f6 f5 f4 f3 f2 f1 f0 AUXMID–Gain  
Gain (512)  
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
–4 dB  
a1  
a0  
Modes  
Gain (1023) 1  
+14 dB  
0
0
1
1
0
1
0
1
ADC-MODE  
AUX-MODE  
AUXMID-MODE  
CCD-MODE  
Only the 9 LSBs of F-REG are used to adjust gain.  
(f) F-REGISTER: AUX-Mode PGA  
f9 f8 f7 f6 f5 f4 f3 f2  
(Default = 00 . . . 0)  
AUX-Gain  
(b) B-REGISTER: Output Modes  
(Default = 00)  
Gain (128)  
Gain (255)  
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Minimum  
Maximum  
b1 b0  
D9 D8 D7 D6 D5 D4 D3 D2 D1 D0  
0
0
1
1
0
1
0
1
Normal  
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
(g) G-REGISTER: DAC1 Input  
g7 g6 g5 g4 g3 g2 g1 g0  
(Default = 00 . . . 0)  
DAC1 Output  
High Impedance  
Code (0)  
Code (255) 1  
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Minimum  
Maximum  
(c) C-REGISTER: Clock Modes  
(Default = 00)  
c1 c0  
SHP-SHD Clock Pulses  
Clamp Active Pulses  
(h) H-REGISTER: DAC2 Input  
h7 h6 h5 h4 h3 h2 h1 h0  
(Default = 00 . . . 0)  
DAC2 Output  
0
0
1
1
0
1
0
1
Active Low  
Active Low  
Active High  
Active High  
Active Low  
Active High  
Active Low  
Active High  
Code (0)  
0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
Minimum  
Maximum  
Code (255) 1  
(d) D-REGISTER: Power-Down Modes  
(Default = 00)  
(j) J-REGISTER: Even-Odd Offset Correction  
(Default = 0)  
Modes  
d1  
d0 Description  
j0  
Even-Odd Offset Correction  
Normal  
High Speed  
Power-Down1  
0
0
1
0
1
0
Normal Operation  
0
1
Offset Correction In Use  
Offset Correction Not Used  
High-Speed AUX/ADC-MODE  
Reference Stand-By (Same  
Mode as STBY Pin 18)  
Total Shut-Down  
(m) M-REGISTER: DAC1 and DAC2 PDN  
(Default = 0)  
Power-Down2  
1
1
m0  
Power-Down of 8-Bit DACs  
(e) E-REGISTER: Clamp Level Selection  
(Default = 00)  
0
1
8-Bit DACs Powered Down  
8-Bit DACs Operational  
e1  
e0  
Clamp Level  
NOTE: With the exception of a write to the PGA register dur-  
ing AUX-mode, all data writes must be 10 bits. During an  
AUX-mode write to the PGA register, only 8 bits of data are  
required. If more than 14 SCK rising edges are applied during a  
write operation, additional SCK pulses will be ignored (see  
Figure 9). All reads must be 10 bits to receive valid register  
contents. All registers default to 0s on power-up, except for the  
A-register which defaults to 11. Thus, on power-up, the AD9806  
defaults to CCD mode with the 8-bit DACs powered down. Dur-  
ing the power-up phase, it is recommended that SL be HIGH  
and SCK be LOW to prevent accidental register write operations.  
SDATA may be unknown. The RNW bit (“Read/Not Write”)  
must be LOW for all write operations to the serial interface, and  
HIGH when reading back from the serial interface registers.  
CLP (0)  
CLP (1)  
CLP (2)  
CLP (3)  
0
0
1
1
0
1
0
1
32 LSBs  
48 LSBs  
64 LSBs  
16 LSBs  
(f) F-REGISTER: CCD-Mode PGA  
(Default = 00 . . . 0)  
f9 f8 f7 f6 f5 f4 f3 f2 f1 f0 CCD–Gain  
Gain (0)  
0 0 0 0 0 0 0 0 0  
0
1
Minimum  
Maximum  
Gain (1023) 1 1 1 1 1 1 1 1 1  
–10–  
REV. 0  
1...789101112

中文翻译

下载PDF

AD9806KST 替代型号

型号 品牌 替代类型 描述 数据表
AD9806KSTZRL ADI

完全替代

 Complete 10-Bit 18 MSPS CCD Signal Processor
AD9841AJST ADI

完全替代

 Complete 20 MSPS CCD Signal Processors

与AD9806KST相关器件

型号 品牌 获取价格 描述 数据表
AD9806KSTZ ROCHESTER

获取价格

 		SPECIALTY CONSUMER CIRCUIT, PQFP48, PLASTIC, LQFP-48
AD9806KSTZRL ADI

获取价格

 		Complete 10-Bit 18 MSPS CCD Signal Processor
AD9807 ADI

获取价格

 		Complete 12-Bit/10-Bit 6 MSPS CCD/CIS Signal Processors
AD9807JS ADI

获取价格

 		Complete 12-Bit/10-Bit 6 MSPS CCD/CIS Signal Processors
AD9807S ADI

获取价格

 		暂无描述
AD9814 ADI

获取价格

 		Complete 14-Bit CCD/CIS Signal Processor
AD9814-703F ADI

获取价格

 		Aerospace Low Power 14-Bit, 3-Channel CCD Signal Processor with Progammable Serial Interfa
AD9814JR ADI

获取价格

 		Complete 14-Bit CCD/CIS Signal Processor
AD9814JR ROCHESTER

获取价格

 		SPECIALTY ANALOG CIRCUIT, PDSO28, 0.300 INCH, SOIC-28
AD9814KR ADI

获取价格

 		Complete 14-Bit CCD/CIS Signal Processor

与AD9806KST相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证