5秒后页面跳转
A43L0616BV-7UF PDF预览

A43L0616BV-7UF

更新时间: 2024-02-25 13:01:09
品牌 Logo 应用领域
联笙电子 - AMICC 存储内存集成电路光电二极管动态存储器时钟
页数 文件大小 规格书
45页 1276K
描述
512K X 16 Bit X 2 Banks Synchronous DRAM

A43L0616BV-7UF 技术参数

是否Rohs认证:符合生命周期:Contact Manufacturer
包装说明:TSOP2, TSOP50,.46,32Reach Compliance Code:unknown
风险等级:5.73Is Samacsys:N
访问模式:DUAL BANK PAGE BURST最长访问时间:6 ns
其他特性:AUTO/SELF REFRESH最大时钟频率 (fCLK):143 MHz
I/O 类型:COMMON交错的突发长度:1,2,4,8
JESD-30 代码:R-PDSO-G50长度:20.955 mm
内存密度:16777216 bit内存集成电路类型:SYNCHRONOUS DRAM
内存宽度:16功能数量:1
端口数量:1端子数量:50
字数:1048576 words字数代码:1000000
工作模式:SYNCHRONOUS最高工作温度:85 °C
最低工作温度:-40 °C组织:1MX16
输出特性:3-STATE封装主体材料:PLASTIC/EPOXY
封装代码:TSOP2封装等效代码:TSOP50,.46,32
封装形状:RECTANGULAR封装形式:SMALL OUTLINE, THIN PROFILE
电源:3.3 V认证状态:Not Qualified
刷新周期:2048座面最大高度:1.2 mm
自我刷新:Yes连续突发长度:1,2,4,8,FP
最大待机电流:0.0007 A子类别:DRAMs
最大压摆率:0.06 mA最大供电电压 (Vsup):3.6 V
最小供电电压 (Vsup):3 V标称供电电压 (Vsup):3.3 V
表面贴装:YES技术:CMOS
温度等级:INDUSTRIAL端子形式:GULL WING
端子节距:0.8 mm端子位置:DUAL
宽度:10.16 mmBase Number Matches:1

A43L0616BV-7UF 数据手册

 浏览型号A43L0616BV-7UF的Datasheet PDF文件第6页浏览型号A43L0616BV-7UF的Datasheet PDF文件第7页浏览型号A43L0616BV-7UF的Datasheet PDF文件第8页浏览型号A43L0616BV-7UF的Datasheet PDF文件第10页浏览型号A43L0616BV-7UF的Datasheet PDF文件第11页浏览型号A43L0616BV-7UF的Datasheet PDF文件第12页 
A43L0616B  
Operating AC Parameter  
(AC operating conditions unless otherwise noted)  
CAS  
Latency  
Version  
Symbol  
Parameter  
Unit  
Note  
-6  
12  
18  
-7  
14  
20  
tRRD(min)  
tRCD(min)  
Row active to row active delay  
ns  
ns  
1
1
RAS to  
delay  
CAS  
tRP(min)  
tRAS(min)  
tRAS(max)  
tRC(min)  
Row precharge time  
Row active time  
18  
42  
20  
42  
ns  
ns  
µs  
ns  
1
1
100  
1
Row cycle time  
60  
2
63  
2
1
tCDL(min)  
tRDL(min)  
tBDL(min)  
tCCD(min)  
Last data in new col. Address delay  
Last data in row precharge  
CLK  
CLK  
CLK  
CLK  
CLK  
CLK  
2
2
2
Last data in to burst stop  
1
1
2
1
Col. Address to col. Address delay  
3
2
4
Number of valid output data  
Note: 1. The minimum number of clock cycles is determined by dividing the minimum time required with clock cycle time and  
then rounding off to the next higher integer.  
2. Minimum delay is required to complete write.  
3. All parts allow every cycle column address change.  
4. In case of row precharge interrupt, auto precharge and read burst stop.  
PRELIMINARY (May, 2005, Version 0.0)  
8
AMIC Technology, Corp.  

与A43L0616BV-7UF相关器件

型号 品牌 描述 获取价格 数据表
A43L0616G-75I AMICC 1M X 16 Bit X 4 Banks Synchronous DRAM

获取价格

A43L0616G-95I AMICC 1M X 16 Bit X 4 Banks Synchronous DRAM

获取价格

A43L0616V-75I AMICC 1M X 16 Bit X 4 Banks Synchronous DRAM

获取价格

A43L0616V-7I AMICC 1M X 16 Bit X 4 Banks Synchronous DRAM

获取价格

A43L0616V-95I AMICC 1M X 16 Bit X 4 Banks Synchronous DRAM

获取价格

A43L0632 AMICC 512K X 32 Bit X 2 Banks Synchronous DRAM

获取价格