5秒后页面跳转
9ZXL1231AKILFT PDF预览

9ZXL1231AKILFT

更新时间: 2022-02-26 10:42:12
品牌 Logo 应用领域
艾迪悌 - IDT /
页数 文件大小 规格书
18页 193K
描述
12-output DB1200ZL

9ZXL1231AKILFT 数据手册

 浏览型号9ZXL1231AKILFT的Datasheet PDF文件第1页浏览型号9ZXL1231AKILFT的Datasheet PDF文件第3页浏览型号9ZXL1231AKILFT的Datasheet PDF文件第4页浏览型号9ZXL1231AKILFT的Datasheet PDF文件第5页浏览型号9ZXL1231AKILFT的Datasheet PDF文件第6页浏览型号9ZXL1231AKILFT的Datasheet PDF文件第7页 
9ZXL1231 DATASHEET  
Pin Configuration  
64 63 62 61 60 59 58 57 56 55 54 53 52 51 50 49  
VDDA  
GNDA  
GND  
1
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
DIF_7#  
DIF_7  
vOE7#  
vOE6#  
DIF_6#  
DIF_6  
GND  
2
NC  
3
100M_133M#  
4
HIBW_BYPM_LOBW#  
CKPWRGD_PD#  
GND  
5
6
7
VDDR  
8
9ZXL1231  
connect epad to ground  
DIF_IN  
VDD  
9
DIF_IN#  
DIF_5#  
DIF_5  
vOE5#  
vOE4#  
DIF_4#  
DIF_4  
GND  
10  
11  
12  
13  
14  
15  
16  
SMB_A0_tri  
SMBDAT  
SMBCLK  
SMB_A1_tri  
DFB_OUT_NC#  
DFB_OUT_NC  
17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32  
9x9mm 64-pin VFQFPN  
Note: Pins with ^ prefix have internal 120K pullup  
Pins with v prefix have internal 120K pulldowm  
Power Management Table  
PLL STATE  
IF NOT IN  
DIF_IN/  
DIF_IN#  
SMBus  
EN bit  
DIF(11:0)/  
DIF(11:0)#  
BYPASS  
MODE  
CKPWRGD_PD#  
0
X
X
0
1
Low/Low  
Low/Low  
Running  
OFF  
ON  
ON  
1
Running  
Functionality at Power-up (PLL mode)  
Power Connections  
DIF_IN  
MHz  
100.00  
133.33  
Pin Number  
100M_133M#  
DIF(11:0)  
Description  
VDD  
1
8
VDDIO  
GND  
2
7
1
0
DIF_IN  
DIF_IN  
Analog PLL  
Analog Input  
24,40,57 25,32,49,56 23,33,41,48,58  
DIF clocks  
12-OUTPUT DB1200ZL  
2
REVISION J 05/25/16  

与9ZXL1231AKILFT相关器件

型号 品牌 描述 获取价格 数据表
9ZXL1231AKLF IDT 12-output DB1200ZL

获取价格

9ZXL1231AKLFT IDT 12-output DB1200ZL

获取价格

9ZXL1231E IDT 12-Output DB1200ZL for PCIe Gen1–4 and UPI

获取价格

9ZXL1231E RENESAS 12-Output DB1200ZL PCIe Zero-Delay/Fanout Clock Buffer

获取价格

9ZXL1231EKILF IDT 12-Output DB1200ZL for PCIe Gen1–4 and UPI

获取价格

9ZXL1231EKILF/W IDT 12-Output DB1200ZL for PCIe Gen1–4 and UPI

获取价格