Datasheet > 854S057BGILF

854S057BGILF

更新时间： 2024-02-04 02:03:02

品牌	Logo	应用领域
艾迪悌 - IDT		驱动光电二极管逻辑集成电路
页数	文件大小	规格书
15页	532K
描述
4:1 or 2:1 LVDS Clock Multiplexer with Internal Input Termination

阅读下载

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

854S057BGILF 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TSSOP
包装说明：	TSSOP, TSSOP20,.25	针数：	20
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	1.29
Samacsys Description：	TSSOP 4.4 MM 0.65MM PITCH	系列：	854S
输入调节：	STANDARD	JESD-30 代码：	R-PDSO-G20
JESD-609代码：	e3	长度：	6.5 mm
逻辑集成电路类型：	LOW SKEW CLOCK DRIVER	湿度敏感等级：	1
功能数量：	1	反相输出次数：
端子数量：	20	实输出次数：	1
最高工作温度：	85 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装等效代码：	TSSOP20,.25	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE	峰值回流温度（摄氏度）：	260
电源：	2.5 V	Prop。Delay @ Nom-Sup：	0.8 ns
传播延迟（tpd）：	0.8 ns	认证状态：	Not Qualified
座面最大高度：	1.2 mm	子类别：	Clock Drivers
最大供电电压 (Vsup)：	2.625 V	最小供电电压 (Vsup)：	2.375 V
标称供电电压 (Vsup)：	2.5 V	表面贴装：	YES
温度等级：	INDUSTRIAL	端子面层：	Matte Tin (Sn) - annealed
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	4.4 mm	Base Number Matches：	1

854S057BGILF 数据手册

854S057B Datasheet

Additive Phase Jitter

The spectral purity in a band at a specific offset from the fundamental

compared to the power of the fundamental is called the dBc Phase

Noise. This value is normally expressed using a Phase noise plot

and is most often the specified plot in many applications. Phase noise

is defined as the ratio of the noise power present in a 1Hz band at a

specified offset from the fundamental frequency to the power value of

the fundamental. This ratio is expressed in decibels (dBm) or a ratio

of the power in the 1Hz band to the power in the fundamental. When

the required offset is specified, the phase noise is called a dBc value,

which simply means dBm at a specified offset from the fundamental.

By investigating jitter in the frequency domain, we get a better

understanding of its effects on the desired application over the entire

time record of the signal. It is mathematically possible to calculate an

expected bit error rate given a phase noise plot.

Offset from Carrier Frequency (Hz)

As with most timing specifications, phase noise measurements has

issues relating to the limitations of the equipment. Often the noise

floor of the equipment is higher than the noise floor of the device. This

is illustrated above. The device meets the noise floor of what is

shown, but can actually be lower. The phase noise is dependent on

the input source and measurement equipment.

The source generator "Rohde & Schwarz SMA100A Low Noise

Signal Generator as external input to an Agilent 8133A 3GHz Pulse

Generator".

Revision B, February 10, 2016

1 2 3 456 7 8...15

下载PDF

与854S057BGILF相关器件

型号	品牌	描述	获取价格	数据表
854S057BGILFT	IDT	4:1 or 2:1 LVDS Clock Multiplexer with Internal Input Termination	获取价格
854S058I	RENESAS	8:1 Differential-to-LVDS Clock Multiplexer	获取价格
854S14AKI	IDT	Low Skew Clock Driver, 854S Series, 4 True Output(s), 0 Inverted Output(s), 4 X 4 MM, 0.95	获取价格
854S14AKILFT	IDT	Low Skew Clock Driver, 854S Series, 4 True Output(s), 0 Inverted Output(s), 4 X 4 MM, 0.95	获取价格
854S14AKT	IDT	Low Skew Clock Driver, 854S Series, 4 True Output(s), 0 Inverted Output(s), 4 X 4 MM, 0.95	获取价格
854S202AYI	IDT	Clock Driver	获取价格

产品中心

服务支持

精选活动

关于我们

帮助中心

854S057BGILF

854S057BGILF 技术参数

854S057BGILF 数据手册

与854S057BGILF相关器件

与854S057BGILF相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

854S057BGILF

854S057BGILF 技术参数

854S057BGILF 数据手册

与854S057BGILF相关器件

与854S057BGILF相关文章

您还可以找

您在本页遇到什么问题？