5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> 74VHC112MTC_NL
74VHC112MTC_NL PDF预览

74VHC112MTC_NL

更新时间： 2024-11-16 13:02:31
品牌 Logo 应用领域
飞兆/仙童 - FAIRCHILD 触发器
页数 文件大小 规格书
9页 264K
描述
J-K Flip-Flop, AHC/VHC Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Output, CMOS, PDSO16, 4.40 MM, MO-153, TSSOP-16

阅读下载

中文翻译

获取价格

74VHC112MTC_NL 技术参数

是否Rohs认证：符合生命周期：Obsolete
零件包装代码：TSSOP包装说明：4.40 MM, MO-153, TSSOP-16
针数：16Reach Compliance Code：not_compliant
HTS代码：8542.39.00.01风险等级：5.39
Is Samacsys：N系列：AHC/VHC
JESD-30 代码：R-PDSO-G16JESD-609代码：e3
长度：5 mm负载电容（CL）：50 pF
逻辑集成电路类型：J-K FLIP-FLOP最大频率@ Nom-Sup：110000000 Hz
最大I（ol）：0.008 A湿度敏感等级：1
位数：2功能数量：2
端子数量：16最高工作温度：85 °C
最低工作温度：-40 °C输出极性：COMPLEMENTARY
封装主体材料：PLASTIC/EPOXY封装代码：TSSOP
封装等效代码：TSSOP16,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH包装方法：RAIL
峰值回流温度（摄氏度）：260电源：2/5.5 V
Prop。Delay @ Nom-Sup：12 ns传播延迟（tpd）：16.5 ns
认证状态：Not Qualified座面最大高度：1.2 mm
子类别：FF/Latches最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：2 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Matte Tin (Sn)
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
触发器类型：NEGATIVE EDGE宽度：4.4 mm
最小 fmax：135 MHzBase Number Matches：1

74VHC112MTC_NL 数据手册

 浏览型号74VHC112MTC_NL的Datasheet PDF文件第2页浏览型号74VHC112MTC_NL的Datasheet PDF文件第3页浏览型号74VHC112MTC_NL的Datasheet PDF文件第4页浏览型号74VHC112MTC_NL的Datasheet PDF文件第5页浏览型号74VHC112MTC_NL的Datasheet PDF文件第6页浏览型号74VHC112MTC_NL的Datasheet PDF文件第7页 
May 2007  
74VHC112  
tm  
Dual J-K Flip-Flops with Preset and Clear  
Features  
General Description  
■ High speed: f  
= 200MHz (Typ.) at V = 5.0V  
The VHC112 is an advanced high speed CMOS device  
fabricated with silicon gate CMOS technology. It  
achieves the high-speed operation similar to equivalent  
Bipolar Schottky TTL while maintaining the CMOS low  
power dissipation.  
MAX  
CC  
■ Low power dissipation: I = 2µA (Max.) at T = 25°C  
CC  
A
■ High noise immunity: V  
= V  
= 28% V (Min.)  
NIH  
NIL CC  
■ Power down protection is provided on all inputs  
■ Pin and function compatible with 74HC112  
The VHC112 contains two independent, high-speed JK  
flip-flops with Direct Set and Clear inputs. Synchronous  
state changes are initiated by the falling edge of the  
clock. Triggering occurs at a voltage level of the clock  
and is not directly related to transition time. The J and K  
inputs can change when the clock is in either state with-  
out affecting the flip-flop, provided that they are in the  
desired state during the recommended setup and hold  
times relative to the falling edge of the clock. The LOW  
signal on PR or CLR prevents clocking and forces Q and  
Q HIGH, respectively. Simultaneous LOW signals on PR  
and CLR force both Q and Q HIGH.  
An input protection circuit ensures that 0V to 7V can be  
applied to the input pins without regard to the supply  
voltage. This device can be used to interface 5V to 3V  
systems and two supply systems such as battery  
backup. This circuit prevents device destruction due to  
mismatched supply and input voltages.  
Ordering Information  
Package  
Order Number  
74VHC112M  
Number  
Package Description  
M16A  
16-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-012, 0.150" Narrow  
16-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide  
74VHC112SJ  
M16D  
74VHC112MTC  
MTC16  
16-Lead Thin Shrink Small Outline Package (TSSOP), JEDEC MO-153, 4.4mm  
Wide  
Surface mount packages are also available on Tape and Reel. Specify by appending the suffix letter “X” to the  
ordering number.  
©1995 Fairchild Semiconductor Corporation  
74VHC112 Rev. 1.2  
www.fairchildsemi.com  
1234567...9

中文翻译

下载PDF

与74VHC112MTC_NL相关器件

型号 品牌 获取价格 描述 数据表
74VHC112MTCX FAIRCHILD

获取价格

 		J-K-Type Flip-Flop
74VHC112MTCX ONSEMI

获取价格

 		带预设和清零功能的双通道J-K触发器
74VHC112MTCX_NL FAIRCHILD

获取价格

 		J-K Flip-Flop, AHC/VHC Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Outpu
74VHC112MX TI

获取价格

 		AHC/VHC SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO16,
74VHC112MX ONSEMI

获取价格

 		带预设和清零功能的双通道J-K触发器
74VHC112MX FAIRCHILD

获取价格

 		J-K-Type Flip-Flop
74VHC112MX_NL FAIRCHILD

获取价格

 		J-K Flip-Flop, AHC/VHC Series, 2-Func, Negative Edge Triggered, 2-Bit, Complementary Outpu
74VHC112N FAIRCHILD

获取价格

 		Dual J-K Flip-Flops with Preset and Clear
74VHC112N TI

获取价格

 		AHC/VHC SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP16,
74VHC112SJ FAIRCHILD

获取价格

 		Dual J-K Flip-Flops with Preset and Clear

与74VHC112MTC_NL相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证