Datasheet > 74LVT273DB,112

74LVT273DB,112

更新时间： 2024-11-25 14:40:15

品牌	Logo	应用领域
恩智浦 - NXP		信息通信管理光电二极管逻辑集成电路触发器
页数	文件大小	规格书
17页	109K
描述
74LVT273 - 3.3 V octal D-type flip-flop SSOP2 20-Pin

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVT273DB,112 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	SSOP2	包装说明：	SSOP, SSOP20,.3
针数：	20	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.75
系列：	LVT	JESD-30 代码：	R-PDSO-G20
JESD-609代码：	e4	长度：	7.2 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	D FLIP-FLOP
最大频率@ Nom-Sup：	150000000 Hz	最大I（ol）：	0.064 A
湿度敏感等级：	1	位数：	8
功能数量：	1	端子数量：	20
最高工作温度：	85 °C	最低工作温度：	-40 °C
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	SSOP	封装等效代码：	SSOP20,.3
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	电源：	3.3 V
最大电源电流（ICC）：	12 mA	Prop。Delay @ Nom-Sup：	5.5 ns
传播延迟（tpd）：	5.9 ns	认证状态：	Not Qualified
座面最大高度：	2 mm	子类别：	FF/Latches
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	2.7 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	BICMOS	温度等级：	INDUSTRIAL
端子面层：	NICKEL PALLADIUM GOLD	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	触发器类型：	POSITIVE EDGE
宽度：	5.3 mm	最小 fmax：	150 MHz
Base Number Matches：	1

74LVT273DB,112 数据手册

74LVT273

3.3 V octal D-type ﬂip-ﬂop

Rev. 03 — 10 September 2008

Product data sheet

1. General description

The 74LVT273 is a high-performance BiCMOS product designed for V_CCoperation at

3.3 V.

This device has eight edge-triggered D-type ﬂip-ﬂops with individual D inputs and Q

outputs. The common buffered Clock (CP) and Master Reset (MR) inputs load and reset

(clear) all ﬂip-ﬂops simultaneously.

The register is fully edge-triggered. The state of each D input, one setup time before the

LOW-to-HIGH clock transition, is transferred to the corresponding ﬂip-ﬂop’s Q output.

All outputs will be forced LOW independent of the clock or data inputs by a LOW voltage

level on the MR input. The device is useful for applications where only the true output is

required and the CP and MR are common elements.

2. Features

I Eight edge-triggered D-type ﬂip-ﬂops

I Buffered common clock and asynchronous master reset

I Input and output interface capability to systems at 5 V supply

I TTL input and output switching levels

I Input and output interface capability to systems at 5 V supply

I Output capability: +64 mA/−32 mA

I Latch-up protection

N JESD78 Class II exceeds 500 mA

I ESD protection:

N HBM JESD22-A114E exceeds 2000 V

N MM JESD22-A115-A exceeds 200 V

I Bus-hold data inputs eliminate the need for external pull-up resistors for unused inputs

I Live insertion/extraction permitted

I Power-up reset

I No bus current loading when output is tied to 5 V bus

12 3 4 5 6 7...17

中文翻译

下载PDF

与74LVT273DB,112相关器件

型号	品牌	获取价格	描述	数据表
74LVT273DB,118	NXP	获取价格	74LVT273 - 3.3 V octal D-type flip-flop SSOP2 20-Pin
74LVT273DB-T	ETC	获取价格	Octal D-Type Flip-Flop
74LVT273D-T	ETC	获取价格	Octal D-Type Flip-Flop
74LVT273PW	NXP	获取价格	3.3V Octal D flip-flop
74LVT273PW,112	NXP	获取价格	74LVT273 - 3.3 V octal D-type flip-flop TSSOP2 20-Pin
74LVT273PW,118	NXP	获取价格	74LVT273 - 3.3 V octal D-type flip-flop TSSOP2 20-Pin
74LVT273PWDH	NXP	获取价格	3.3V Octal D flip-flop
74LVT273PWDH-T	NXP	获取价格	IC LVT SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDSO20, FF/Latch
74LVT273PW-T	ETC	获取价格	Octal D-Type Flip-Flop
74LVT2952	NXP	获取价格	3.3V LVT octal registered transceiver 3-State

与74LVT273DB,112相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

41
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

33
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

61
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

57

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVT273DB,112

74LVT273DB,112 技术参数

74LVT273DB,112 数据手册

与74LVT273DB,112相关器件

与74LVT273DB,112相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVT273DB,112

74LVT273DB,112 技术参数

74LVT273DB,112 数据手册

与74LVT273DB,112相关器件

与74LVT273DB,112相关文章

您还可以找

您在本页遇到什么问题？