Datasheet > 74LVC3G04DP

74LVC3G04DP

更新时间： 2023-09-03 20:27:10

品牌	Logo	应用领域
安世 - NEXPERIA		栅光电二极管逻辑集成电路触发器
页数	文件大小	规格书
15页	247K
描述
Triple inverterProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74LVC3G04DP 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP,	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.4
系列：	LVC/LCX/Z	JESD-30 代码：	S-PDSO-G8
JESD-609代码：	e4	长度：	3 mm
逻辑集成电路类型：	INVERTER	湿度敏感等级：	1
功能数量：	3	输入次数：	1
端子数量：	8	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装形状：	SQUARE
封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH	峰值回流温度（摄氏度）：	260
传播延迟（tpd）：	9.5 ns	认证状态：	Not Qualified
座面最大高度：	1.1 mm	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	1.65 V	标称供电电压 (Vsup)：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	3 mm	Base Number Matches：	1

74LVC3G04DP 数据手册

74LVC3G04

Triple inverter

Rev. 14 — 16 April 2021

Product data sheet

1. General description

The 74LVC3G04 is a triple inverter. Inputs can be driven from either 3.3 V or 5 V devices. This

feature allows the use of these devices as translators in mixed 3.3 V and 5 V environments.

Schmitt-trigger action at all inputs makes the circuit tolerant of slower input rise and fall times.

This device is fully specified for partial power down applications using I_OFF. The I_OFFcircuitry

disables the output, preventing the potentially damaging backflow current through the device when

it is powered down.

2. Features and benefits

•

Wide supply voltage range from 1.65 V to 5.5 V

•

5 V tolerant outputs for interfacing with 5 V logic

High noise immunity

Complies with JEDEC standard:

•

JESD8-7 (1.65 V to 1.95 V)

JESD8-5 (2.3 V to 2.7 V)

JESD8B/JESD36 (2.7 V to 3.6 V)

•

ESD protection:

•

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-A exceeds 200 V

•

±24 mA output drive (V_CC= 3.0 V)

CMOS low power consumption

Latch-up performance exceeds 250 mA

Direct interface with TTL levels

I_OFFcircuitry provides partial Power-down mode operation

Multiple package options

Specified from -40 °C to +85 °C and -40 °C to +125 °C

3. Ordering information

Table 1. Ordering information

Type number

Package

Temperature range Name

Description

Version

74LVC3G04DP

74LVC3G04DC

74LVC3G04GT

74LVC3G04GN

74LVC3G04GS

-40 °C to +125 °C

TSSOP8 plastic thin shrink small outline package; 8 leads;

body width 3 mm; lead length 0.5 mm

SOT505-2

VSSOP8 plastic very thin shrink small outline package; 8 leads; SOT765-1

body width 2.3 mm

XSON8

plastic extremely thin small outline package; no leads; SOT833-1

8 terminals; body 1 × 1.95 × 0.5 mm

extremely thin small outline package; no leads;

8 terminals; body 1.2 × 1.0 × 0.35 mm

SOT1116

extremely thin small outline package; no leads;

8 terminals; body 1.35 × 1.0 × 0.35 mm

SOT1203

12 3 4 5 6 7...15

中文翻译

下载PDF

与74LVC3G04DP相关器件

型号	品牌	获取价格	描述	数据表
74LVC3G04DP-G	NXP	获取价格	Triple inverter - Description: 3.3V Triple PicoGate Inverter ; Logic switching levels: TTL
74LVC3G04DP-Q100	NXP	获取价格	IC INVERT GATE, Gate
74LVC3G04DP-Q100	NEXPERIA	获取价格	Triple inverter
74LVC3G04DP-Q100,125	NXP	获取价格	Inverter, LVC/LCX/Z Series, 3-Func, 1-Input, CMOS, PDSO8
74LVC3G04DP-Q100H	NXP	获取价格	74LVC3G04-Q100 - Triple inverter TSSOP 8-Pin
74LVC3G04GD	NXP	获取价格	Triple inverter
74LVC3G04GF	NXP	获取价格	LVC/LCX/Z SERIES, TRIPLE 1-INPUT INVERT GATE, PDSO8, 1.35 X 1 MM, 0.50 MM HEIGHT, MO-252,
74LVC3G04GF,115	NXP	获取价格	74LVC3G04 - Triple inverter@en-us SON 8-Pin
74LVC3G04GM	NXP	获取价格	Triple inverter
74LVC3G04GM,125	NXP	获取价格	74LVC3G04 - Triple inverter QFN 8-Pin

与74LVC3G04DP相关文章

LTM4644/LTM4644-1：创新的四输出同步降压微模块调节器
2024-07-02

2
2N3500：一款多用途NPN硅晶体管的全面解析
2024-07-02

2
最详细资料解析：BA5917AFP参数说明、引脚说明
2024-07-02

5
MAX232IDR数据手册：产品特性、电气参数、替代型号推荐
2024-07-02

2

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC3G04DP

74LVC3G04DP 技术参数

74LVC3G04DP 数据手册

与74LVC3G04DP相关器件

与74LVC3G04DP相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC3G04DP

74LVC3G04DP 技术参数

74LVC3G04DP 数据手册

与74LVC3G04DP相关器件

与74LVC3G04DP相关文章

您还可以找

您在本页遇到什么问题？