Datasheet > 74LVC02APW

74LVC02APW

更新时间： 2024-11-26 11:10:35

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路
页数	文件大小	规格书
12页	227K
描述
Quad 2-input NOR gateProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

74LVC02APW 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	TSSOP-14	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.54
Is Samacsys：	N	系列：	LVC/LCX/Z
JESD-30 代码：	R-PDSO-G14	JESD-609代码：	e4
长度：	5 mm	逻辑集成电路类型：	NOR GATE
湿度敏感等级：	1	功能数量：	4
输入次数：	2	端子数量：	14
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	TSSOP
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	10.1 ns
座面最大高度：	1.1 mm	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	1.2 V	标称供电电压 (Vsup)：	1.8 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	30
宽度：	4.4 mm	Base Number Matches：	1

74LVC02APW 数据手册

74LVC02A

Quad 2-input NOR gate

Rev. 10 — 17 September 2021

Product data sheet

1. General description

The 74LVC02A is a quad-input NOR gate. Inputs can be driven from either 3.3 V or 5 V devices.

This feature allows the use of these devices as translators in mixed 3.3 V and 5 V applications.

Schmitt-trigger action at all inputs makes the circuit tolerant of slower input rise and fall times.

2. Features and benefits

•

Overvoltage tolerant inputs to 5.5 V

•

Wide supply voltage range from 1.2 V to 3.6 V

CMOS low power consumption

Direct interface with TTL levels

Complies with JEDEC standard:

•

JESD8-7A (1.65 V to 1.95 V)

JESD8-5A (2.3 V to 2.7 V)

JESD8-C/JESD36 (2.7 V to 3.6 V)

•

ESD protection:

•

HBM JESD22-A114F exceeds 2000 V

MM JESD22-A115-B exceeds 200 V

CDM JESD22-C101E exceeds 1000 V

•

Specified from -40 °C to +85 °C and -40 °C to +125 °C

3. Ordering information

Table 1. Ordering information

Type number

Package

Temperature range Name

Description

Version

74LVC02AD

74LVC02APW

74LVC02ABQ

-40 °C to +125 °C

SO14

plastic small outline package; 14 leads;

body width 3.9 mm

SOT108-1

TSSOP14

plastic thin shrink small outline package;

14 leads; body width 4.4 mm

SOT402-1

SOT762-1

DHVQFN14 plastic dual in-line compatible thermal

enhanced very thin quad flat package; no leads;

14 terminals; body 2.5 × 3 × 0.85 mm

12 3 4 5 6 7...12

中文翻译

下载PDF

74LVC02APW 替代型号

型号	品牌	替代类型	描述	数据表
SN74LVC02APWG4	TI	功能相似	QUADRUPLE 2-INPUT POSITIVE-NOR GATES
SN74LVC02APWRE4	TI	功能相似	QUADRUPLE 2-INPUT POSITIVE-NOR GATES
TC74LCX02FT	TOSHIBA	功能相似	LOW VOLTAGE QUAD 2-INPUT NOR GATE WITH 5V TOLERANT INPUTS AND OUTPUTS

与74LVC02APW相关器件

型号	品牌	获取价格	描述	数据表
74LVC02APWDH	NXP	获取价格	Quad 2-input NOR gate
74LVC02APWDH-T	NXP	获取价格	IC LVC/LCX/Z SERIES, QUAD 2-INPUT NOR GATE, PDSO14, Gate
74LVC02APW-Q100	NEXPERIA	获取价格	Quad 2-input NOR gate
74LVC02APW-Q100J	NXP	获取价格	74LVC02A-Q100 - Quad 2-input NOR gate TSSOP 14-Pin
74LVC02APW-T	ETC	获取价格	Quad 2-input NOR Gate
74LVC02A-Q100	NEXPERIA	获取价格	Quad 2-input NOR gate
74LVC02D	PHILIPS	获取价格	NOR Gate, CMOS, PDSO14,
74LVC02DB	PHILIPS	获取价格	NOR Gate, CMOS, PDSO14,
74LVC02DB-T	NXP	获取价格	IC LVC/LCX/Z SERIES, QUAD 2-INPUT NOR GATE, PDSO14, PLASTIC, SSOP2-14, Gate
74LVC02D-T	NXP	获取价格	暂无描述

与74LVC02APW相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

40
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

32
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

60
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

56

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC02APW

74LVC02APW 技术参数

74LVC02APW 数据手册

74LVC02APW 替代型号

与74LVC02APW相关器件

与74LVC02APW相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74LVC02APW

74LVC02APW 技术参数

74LVC02APW 数据手册

74LVC02APW 替代型号

与74LVC02APW相关器件

与74LVC02APW相关文章

您还可以找

您在本页遇到什么问题？