5秒后页面跳转
捷配首页

Datasheet > 74LV74D
74LV74D PDF预览

74LV74D

更新时间： 2024-11-16 11:12:07
品牌 Logo 应用领域
安世 - NEXPERIA 光电二极管逻辑集成电路触发器
页数 文件大小 规格书
15页 246K
描述
Dual D-type flip-flop with set and reset; positive-edge triggerProduction

阅读下载

中文翻译

获取价格

74LV74D 技术参数

是否Rohs认证： 符合生命周期：Active
包装说明：SOP,Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.25
系列：LV/LV-A/LVX/HJESD-30 代码：R-PDSO-G14
JESD-609代码：e4长度：8.65 mm
逻辑集成电路类型：D FLIP-FLOP湿度敏感等级：1
位数：1功能数量：2
端子数量：14最高工作温度：125 °C
最低工作温度：-40 °C输出极性：COMPLEMENTARY
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
峰值回流温度（摄氏度）：260传播延迟（tpd）：56 ns
座面最大高度：1.75 mm最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：1 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：AUTOMOTIVE端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：30
触发器类型：POSITIVE EDGE宽度：3.9 mm
最小 fmax：56 MHzBase Number Matches：1

74LV74D 数据手册

 浏览型号74LV74D的Datasheet PDF文件第2页浏览型号74LV74D的Datasheet PDF文件第3页浏览型号74LV74D的Datasheet PDF文件第4页浏览型号74LV74D的Datasheet PDF文件第5页浏览型号74LV74D的Datasheet PDF文件第6页浏览型号74LV74D的Datasheet PDF文件第7页 
74LV74  
Dual D-type flip-flop with set and reset; positive-edge trigger  
Rev. 5 — 24 March 2021  
Product data sheet  
1. General description  
The 74LV74 is a dual positive edge triggered D-type flip-flop with individual data (nD), clock (nCP),  
set (nSD) and reset (nRD) inputs, and complementary nQ and nQ outputs. Data at the D-input that  
meets the set-up and hold time requirements on the LOW-to-HIGH clock transition will be stored  
in the flip-flop and appear at the nQ output. Inputs include clamp diodes. This enables the use of  
current limiting resistors to interface inputs to voltages in excess VCC  
.
2. Features and benefits  
•
Wide supply voltage range from 1.0 V to 5.5 V  
•
•
•
•
•
Optimized for low voltage applications from 1.0 V to 3.6 V  
CMOS low power dissipation  
Latch-up performance exceeds 100 mA per JESD 78 Class II Level B  
Direct interface with TTL levels (2.7 V to 3.6 V)  
ESD protection:  
•
•
HBM JESD22-A114F exceeds 2000 V  
MM JESD22-A115-A exceeds 200 V  
•
Specified from -40 °C to +85 °C and from -40 °C to +125 °C  
3. Ordering information  
Table 1. Ordering information  
Type number Package  
Temperature range  
Name  
Description  
Version  
74LV74D  
-40 °C to +125 °C  
-40 °C to +125 °C  
SO14  
plastic small outline package; 14 leads; body width 3.9 mm SOT108-1  
74LV74PW  
TSSOP14 plastic thin shrink small outline package; 14 leads;  
body width 4.4 mm  
SOT402-1  
 
 
 
1234567...15

中文翻译

下载PDF

与74LV74D相关器件

型号 品牌 获取价格 描述 数据表
74LV74D,118 NXP

获取价格

 		74LV74 - Dual D-type flip-flop with set and reset; positive-edge trigger SOIC 14-Pin
74LV74DB NXP

获取价格

 		Dual D-type flip-flop with set and reset; positive-edge trigger
74LV74DB,118 NXP

获取价格

 		74LV74 - Dual D-type flip-flop with set and reset; positive-edge trigger SSOP1 14-Pin
74LV74DB-T NXP

获取价格

 		IC LV/LV-A/LVX/H SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, P
74LV74D-Q100 NEXPERIA

获取价格

 		Dual D-type flip-flop with set and reset; positive-edge trigger
74LV74D-Q100J NXP

获取价格

 		74LV74-Q100 - Dual D-type flip-flop with set and reset; positive-edge trigger SOIC 14-Pin
74LV74D-T NXP

获取价格

 		IC LV/LV-A/LVX/H SERIES, DUAL POSITIVE EDGE TRIGGERED D FLIP-FLOP, COMPLEMENTARY OUTPUT, P
74LV74N NXP

获取价格

 		Dual D-type flip-flop with set and reset; positive-edge trigger
74LV74PW NEXPERIA

获取价格

 		Dual D-type flip-flop with set and reset; positive-edge triggerProduction
74LV74PW NXP

获取价格

 		Dual D-type flip-flop with set and reset; positive-edge trigger

与74LV74D相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证