74F377SPCQR

更新时间： 2024-02-15 00:25:16

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		触发器时钟
页数	文件大小	规格书
7页	76K
描述
D Flip-Flop, F/FAST Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, TTL, PDIP20, SLIM, PLASTIC, DIP-20

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74F377SPCQR 技术参数

生命周期：	Obsolete	零件包装代码：	DIP
包装说明：	SLIM, PLASTIC, DIP-20	针数：	20
Reach Compliance Code：	unknown	HTS代码：	8542.39.00.01
风险等级：	5.29	其他特性：	WITH HOLD MODE
系列：	F/FAST	JESD-30 代码：	R-PDIP-T20
逻辑集成电路类型：	D FLIP-FLOP	位数：	8
功能数量：	1	端子数量：	20
最高工作温度：	70 °C	最低工作温度：
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	DIP	封装形状：	RECTANGULAR
封装形式：	IN-LINE	传播延迟（tpd）：	12 ns
认证状态：	Not Qualified	最大供电电压 (Vsup)：	5.25 V
最小供电电压 (Vsup)：	4.75 V	标称供电电压 (Vsup)：	5 V
表面贴装：	NO	技术：	TTL
温度等级：	COMMERCIAL	端子形式：	THROUGH-HOLE
端子位置：	DUAL	触发器类型：	POSITIVE EDGE
最小 fmax：	100 MHz	Base Number Matches：	1

74F377SPCQR 数据手册

April 1988

Revised September 2000

74F377

Octal D-Type Flip-Flop with Clock Enable

General Description

Features

The 74F377 has eight edge-triggered, D-type flip-flops with

individual D inputs and Q outputs. The common buffered

Clock (CP) input loads all flip-flops simultaneously, when

the Clock Enable (CE) is LOW.

■ Ideal for addressable register applications

■ Clock enable for address and data synchronization

applications

■ Eight edge-triggered D-type flip-flops

■ Buffered common clock

The register is fully edge-triggered. The state of each D

input, one setup time before the LOW-to-HIGH clock transi-

tion, is transferred to the corresponding flip-flop’s Q output.

The CE input must be stable only one setup time prior to

the LOW-to-HIGH clock transition for predictable operation.

■ See 74F273 for master reset version

■ See 74F373 for transparent latch version

■ See 74F374 for 3-STATE version

Ordering Code:

Order Number Package Number

Package Description

74F377SC

74F377SJ

74F377PC

M20B

M20D

N20A

20-Lead Small Outline Integrated Circuit (SOIC), JEDEC MS-013, 0.300 Wide

20-Lead Small Outline Package (SOP), EIAJ TYPE II, 5.3mm Wide

20-Lead Plastic Dual-In-Line Package (PDIP), JEDEC MS-001, 0.300 Wide

Devices also available in Tape and Reel. Specify by appending the suffix letter “X” tot he ordering code.

Logic Symbols

Connection Diagram

IEEE/IEC

DS009525

www.fairchildsemi.com

12 3 4 5 6 7

中文翻译

下载PDF

与74F377SPCQR相关器件

型号	品牌	获取价格	描述	数据表
74F377VC	FAIRCHILD	获取价格	D Flip-Flop, F/FAST Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, TTL, PDSO
74F377VCQR	FAIRCHILD	获取价格	D Flip-Flop, F/FAST Series, 1-Func, Positive Edge Triggered, 8-Bit, True Output, TTL, PDSO
74F378	NXP	获取价格	Hex D flip-flop with enable
74F378	FAIRCHILD	获取价格	Parallel D-Type Register with Enable
74F378DC	TI	获取价格	F/FAST SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, CDIP16, CERAMIC, DIP-16
74F378DC	FAIRCHILD	获取价格	D Flip-Flop, F/FAST Series, 1-Func, Positive Edge Triggered, 6-Bit, True Output, TTL, CDIP
74F378DCQR	FAIRCHILD	获取价格	D Flip-Flop, F/FAST Series, 1-Func, Positive Edge Triggered, 6-Bit, True Output, TTL, CDIP
74F378L1C	FAIRCHILD	获取价格	D Flip-Flop, F/FAST Series, 1-Func, Positive Edge Triggered, 6-Bit, True Output, TTL, CQCC
74F378L1CQR	FAIRCHILD	获取价格	D Flip-Flop, F/FAST Series, 1-Func, Positive Edge Triggered, 6-Bit, True Output, TTL, CQCC
74F378PC	FAIRCHILD	获取价格	Parallel D-Type Register with Enable

与74F377SPCQR相关文章

MBRS340T3G手册解读：参数说明、产品特性及应用
2024-06-28

4
PMOS管背靠背连接：串联还是并联？
2024-06-28

4
高压电解电容的分类与选型策略
2024-06-28

5
数码管：基本概念、分类、技术发展及市场趋势
2024-06-27

9

产品中心

服务支持

精选活动

关于我们

帮助中心

74F377SPCQR

74F377SPCQR 技术参数

74F377SPCQR 数据手册

与74F377SPCQR相关器件

与74F377SPCQR相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74F377SPCQR

74F377SPCQR 技术参数

74F377SPCQR 数据手册

与74F377SPCQR相关器件

与74F377SPCQR相关文章

您还可以找

您在本页遇到什么问题？