Datasheet > 74AUP2G34GM

74AUP2G34GM

更新时间： 2024-11-12 11:13:55

品牌	Logo	应用领域
安世 - NEXPERIA		光电二极管逻辑集成电路
页数	文件大小	规格书
18页	261K
描述
Low-power dual bufferProduction

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

74AUP2G34GM 技术参数

是否Rohs认证：	符合	生命周期：	Active
包装说明：	XSON-6	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.35
Is Samacsys：	N	系列：	AUP/ULP/V
JESD-30 代码：	R-PDSO-N6	JESD-609代码：	e3
长度：	1.45 mm	逻辑集成电路类型：	BUFFER
湿度敏感等级：	1	功能数量：	2
输入次数：	1	端子数量：	6
最高工作温度：	125 °C	最低工作温度：	-40 °C
封装主体材料：	PLASTIC/EPOXY	封装代码：	VSON
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, VERY THIN PROFILE
峰值回流温度（摄氏度）：	260	传播延迟（tpd）：	20.8 ns
认证状态：	Not Qualified	座面最大高度：	0.5 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	0.8 V
标称供电电压 (Vsup)：	1.1 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Tin (Sn)	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	1 mm
Base Number Matches：	1

74AUP2G34GM 数据手册

74AUP2G34

Low-power dual buffer

Rev. 8 — 31 January 2022

Product data sheet

1. General description

The 74AUP2G34 is a dual buffer. Schmitt-trigger action at all inputs makes the circuit tolerant

of slower input rise and fall times. This device ensures very low static and dynamic power

consumption across the entire V_CCrange from 0.8 V to 3.6 V. This device is fully specified for

partial power down applications using I_OFF. The I_OFFcircuitry disables the output, preventing the

potentially damaging backflow current through the device when it is powered down.

2. Features and benefits

•

Wide supply voltage range from 0.8 V to 3.6 V

•

CMOS low power dissipation

High noise immunity

Overvoltage tolerant inputs to 3.6 V

Low noise overshoot and undershoot < 10 % of V_CC

I_OFFcircuitry provides partial Power-down mode operation

Latch-up performance exceeds 100 mA per JESD 78 Class II Level B

Low static power consumption; I_CC= 0.9 μA (maximum)

Complies with JEDEC standards:

•

JESD8-12 (0.8 V to 1.3 V)

JESD8-11 (0.9 V to 1.65 V)

JESD8-7 (1.2 V to 1.95 V)

JESD8-5 (1.8 V to 2.7 V)

JESD8C (2.7 V to 3.6 V)

•

ESD protection:

•

HBM JESD22-A114F Class 3A exceeds 5000 V

MM JESD22-A115-A exceeds 200 V

CDM JESD22-C101E exceeds 1000 V

•

Multiple package options

Specified from -40 °C to +85 °C and -40 °C to +125 °C

12 3 4 5 6 7...18

中文翻译

下载PDF

与74AUP2G34GM相关器件

型号	品牌	获取价格	描述	数据表
74AUP2G34GM-G	NXP	获取价格	Low-power dual buffer
74AUP2G34GM-H	NXP	获取价格	IC,LOGIC GATE,DUAL BUFFER,CMOS,LLCC,6PIN,PLASTIC
74AUP2G34GN	NXP	获取价格	AUP/ULP/V SERIES, 1-INPUT NON-INVERT GATE, PDSO6, 0.90 X 1 MM, 0.35 MM HEIGHT, SOT-1115, S
74AUP2G34GN	NEXPERIA	获取价格	Low-power dual bufferProduction
74AUP2G34GS	NEXPERIA	获取价格	Low-power dual bufferProduction
74AUP2G34GW	NXP	获取价格	Low-power dual buffer
74AUP2G34GW	NEXPERIA	获取价格	Low-power dual bufferProduction
74AUP2G34GW-G	NXP	获取价格	Low-power dual buffer
74AUP2G34GX	NEXPERIA	获取价格	Low-power dual bufferProduction
74AUP2G38	NXP	获取价格	Low-power dual 2-input NAND gate (open-drain)

与74AUP2G34GM相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

23
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

7
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

8
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

31

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G34GM

74AUP2G34GM 技术参数

74AUP2G34GM 数据手册

与74AUP2G34GM相关器件

与74AUP2G34GM相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP2G34GM

74AUP2G34GM 技术参数

74AUP2G34GM 数据手册

与74AUP2G34GM相关器件

与74AUP2G34GM相关文章

您还可以找

您在本页遇到什么问题？