Datasheet > 74AUP1G32GW,125

74AUP1G32GW,125

更新时间： 2024-10-02 15:43:39

品牌	Logo	应用领域
恩智浦 - NXP		光电二极管逻辑集成电路
页数	文件大小	规格书
21页	347K
描述
74AUP1G32 - Low-power 2-input OR-gate TSSOP 5-Pin

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

74AUP1G32GW,125 技术参数

是否Rohs认证：	符合	生命周期：	Transferred
零件包装代码：	TSSOP	包装说明：	1.25 MM, PLASTIC, MO-203, SC-88A, SOT-353-1, TSSOP-5
针数：	5	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.32
系列：	AUP/ULP/V	JESD-30 代码：	R-PDSO-G5
JESD-609代码：	e3	长度：	2.05 mm
负载电容（CL）：	30 pF	逻辑集成电路类型：	OR GATE
最大I（ol）：	0.0017 A	湿度敏感等级：	1
功能数量：	1	输入次数：	2
端子数量：	5	最高工作温度：	125 °C
最低工作温度：	-40 °C	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP5/6,.08
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
峰值回流温度（摄氏度）：	260	电源：	1.2/3.3 V
Prop。Delay @ Nom-Sup：	23.7 ns	传播延迟（tpd）：	23.7 ns
认证状态：	Not Qualified	施密特触发器：	NO
座面最大高度：	1.1 mm	子类别：	Gates
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	0.8 V
标称供电电压 (Vsup)：	1.8 V	表面贴装：	YES
技术：	CMOS	温度等级：	AUTOMOTIVE
端子面层：	Tin (Sn)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	DUAL
处于峰值回流温度下的最长时间：	30	宽度：	1.25 mm
Base Number Matches：	1

74AUP1G32GW,125 数据手册

74AUP1G32

Low-power 2-input OR-gate

Rev. 7 — 8 July 2013

Product data sheet

1. General description

The 74AUP1G32 provides the single 2-input OR function.

Schmitt-trigger action at all inputs makes the circuit tolerant to slower input rise and fall

times across the entire V_CCrange from 0.8 V to 3.6 V.

This device ensures a very low static and dynamic power consumption across the entire

V_CCrange from 0.8 V to 3.6 V.

This device is fully specified for partial power-down applications using I_OFF

The I_OFFcircuitry disables the output, preventing the damaging backflow current through

the device when it is powered down.

2. Features and benefits

 Wide supply voltage range from 0.8 V to 3.6 V

 High noise immunity

 Complies with JEDEC standards:

 JESD8-12 (0.8 V to 1.3 V)

 JESD8-11 (0.9 V to 1.65 V)

 JESD8-7 (1.2 V to 1.95 V)

 JESD8-5 (1.8 V to 2.7 V)

 JESD8-B (2.7 V to 3.6 V)

 ESD protection:

 HBM JESD22-A114F Class 3A exceeds 5000 V

 MM JESD22-A115-A exceeds 200 V

 CDM JESD22-C101E exceeds 1000 V

 Low static power consumption; I_CC= 0.9 A (maximum)

 Latch-up performance exceeds 100 mA per JESD 78 Class II

 Inputs accept voltages up to 3.6 V

 Low noise overshoot and undershoot < 10 % of V_CC

 I_OFFcircuitry provides partial power-down mode operation

 Multiple package options

 Specified from 40 C to +85 C and 40 C to +125 C

12 3 4 5 6 7...21

中文翻译

下载PDF

74AUP1G32GW,125 替代型号

型号	品牌	替代类型	描述	数据表
74AUP1G32GW/DG,125	NXP	类似代替	IC AUP/ULP/V SERIES, 2-INPUT OR GATE, PDSO5, 1.25 MM, PLASTIC, MO-203, SC-88A, SOT-353-1,
SN74AUP1G32DCKTE4	TI	功能相似	LOW-POWER SINGLE 2-INPUT POSITIVE-OR GATE
SN74AUP1G32DCKRE4	TI	功能相似	LOW-POWER SINGLE 2-INPUT POSITIVE-OR GATE

与74AUP1G32GW,125相关器件

型号	品牌	获取价格	描述	数据表
74AUP1G32GW/DG,125	NXP	获取价格	IC AUP/ULP/V SERIES, 2-INPUT OR GATE, PDSO5, 1.25 MM, PLASTIC, MO-203, SC-88A, SOT-353-1,
74AUP1G32GW-Q100	NEXPERIA	获取价格	Low-power 2-input OR-gate
74AUP1G32GW-Q100,125	NXP	获取价格	OR Gate, AUP/ULP/V Series, 1-Func, 2-Input, CMOS, PDSO5
74AUP1G32GX	NXP	获取价格	Low-power 2-input OR-gate
74AUP1G32GX	NEXPERIA	获取价格	Low-power 2-input OR-gateProduction
74AUP1G32-Q100	NEXPERIA	获取价格	Low-power 2-input OR-gate
74AUP1G332	NXP	获取价格	Low-power 3-input OR gate
74AUP1G332GF	NXP	获取价格	Low-power 3-input OR gate
74AUP1G332GF,132	NXP	获取价格	74AUP1G332 - Low-power 3-input OR-gate SON 6-Pin
74AUP1G332GF-H	NXP	获取价格	IC,LOGIC GATE,3-INPUT OR,CMOS,LLCC,6PIN,PLASTIC

与74AUP1G32GW,125相关文章

塔塔电子与力积电达成技术转让协议，携手建设印度首座晶圆厂
2024-09-29

38
英特尔震撼发布：128核心256线程的至强6性能核处理器
2024-09-29

32
SK海力士量产12层HBM3E，容量高达36GB
2024-09-27

29
意法半导体传感器驱动Sphere，开启沉浸式电影新时代
2024-09-27

40

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G32GW,125

74AUP1G32GW,125 技术参数

74AUP1G32GW,125 数据手册

74AUP1G32GW,125 替代型号

与74AUP1G32GW,125相关器件

与74AUP1G32GW,125相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

74AUP1G32GW,125

74AUP1G32GW,125 技术参数

74AUP1G32GW,125 数据手册

74AUP1G32GW,125 替代型号

与74AUP1G32GW,125相关器件

与74AUP1G32GW,125相关文章

您还可以找

您在本页遇到什么问题？