5秒后页面跳转
捷配首页

Datasheet > 74ALVT16821DGG
74ALVT16821DGG PDF预览

74ALVT16821DGG

更新时间： 2024-09-26 11:10:47
品牌 Logo 应用领域
安世 - NEXPERIA 驱动信息通信管理光电二极管逻辑集成电路
页数 文件大小 规格书
16页 213K
描述
20-bit bus interface D-type flip-flop; positive-edge trigger; 3-stateProduction

阅读下载

中文翻译

获取价格

74ALVT16821DGG 技术参数

是否Rohs认证： 符合生命周期：Active
包装说明：TSSOP,Reach Compliance Code：compliant
HTS代码：8542.39.00.01风险等级：5.42
Is Samacsys：N其他特性：CAN ALSO OPERATE AT 3.3V VCC
系列：ALVTJESD-30 代码：R-PDSO-G56
JESD-609代码：e4长度：14 mm
负载电容（CL）：50 pF逻辑集成电路类型：BUS DRIVER
湿度敏感等级：2位数：10
功能数量：2端口数量：2
端子数量：56最高工作温度：85 °C
最低工作温度：-40 °C输出特性：3-STATE
输出极性：TRUE封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：260
最大电源电流（ICC）：7 mA传播延迟（tpd）：4.4 ns
认证状态：Not Qualified座面最大高度：1.2 mm
最大供电电压 (Vsup)：2.7 V最小供电电压 (Vsup)：2.3 V
标称供电电压 (Vsup)：2.5 V表面贴装：YES
技术：BICMOS温度等级：INDUSTRIAL
端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)端子形式：GULL WING
端子节距：0.5 mm端子位置：DUAL
处于峰值回流温度下的最长时间：30宽度：6.1 mm
Base Number Matches：1

74ALVT16821DGG 数据手册

 浏览型号74ALVT16821DGG的Datasheet PDF文件第2页浏览型号74ALVT16821DGG的Datasheet PDF文件第3页浏览型号74ALVT16821DGG的Datasheet PDF文件第4页浏览型号74ALVT16821DGG的Datasheet PDF文件第5页浏览型号74ALVT16821DGG的Datasheet PDF文件第6页浏览型号74ALVT16821DGG的Datasheet PDF文件第7页 
74ALVT16821  
20-bit bus interface D-type flip-flop; positive-edge trigger;  
3-state  
Rev. 4 — 22 January 2018  
Product data sheet  
1 General description  
The 74ALVT16821 high-performance BiCMOS device combines low static and dynamic  
power dissipation with high speed and high output drive. It is designed for VCC operation  
at 2.5 V or 3.3 V with I/O compatibility to 5 V.  
The 74ALVT16821 has two 10-bit, edge triggered registers, with each register coupled to  
a 3-state output buffer. The two sections of each register are controlled independently by  
the clock (nCP) and output enable (nOE) control gates.  
Each register is fully edge triggered. The state of each D input, one set-up time before  
the LOW-to-HIGH clock transition, is transferred to the corresponding flip-flops Q output.  
The 3-state output buffers are designed to drive heavily loaded 3-state buses,  
MOS memories, or MOS microprocessors.  
The active low output enable (nOE) controls all ten 3-state buffers independent of the  
register operation. When nOE is LOW, the data in the register appears at the outputs.  
When nOE is HIGH, the outputs are in high-impedance OFF-state, which means they will  
neither drive nor load the bus.  
2 Features and benefits  
• 20-bit positive-edge triggered register  
• 5 V I/O compatible  
• Multiple VCC and GND pins minimize switching noise  
• Bus hold data inputs eliminate the need for external pull-up resistors to hold unused  
inputs  
• Live insertion and extraction permitted  
• Power-up reset  
• Power-up 3-state  
• Output capability: +64 mA and -32 mA  
• Latch-up protection:  
– JESD78: exceeds 500 mA  
• ESD protection:  
– MIL STD 883, method 3015: exceeds 2000 V  
– MM: exceeds 200 V  
 
 
1234567...16

中文翻译

下载PDF

与74ALVT16821DGG相关器件

型号 品牌 获取价格 描述 数据表
74ALVT16821DGG,118 NXP

获取价格

 		74ALVT16821 - 20-bit bus interface D-type flip-flop; positive-edge trigger; 3-state TSSOP
74ALVT16821DGG-T NXP

获取价格

 		IC ALVT SERIES, DUAL 10-BIT DRIVER, TRUE OUTPUT, PDSO56, Bus Driver/Transceiver
74ALVT16821DL NXP

获取价格

 		20-bit bus-interface D-type flip-flop; positive-edge trigger 3-State
74ALVT16821DL,118 NXP

获取价格

 		74ALVT16821 - 20-bit bus interface D-type flip-flop; positive-edge trigger; 3-state SSOP 5
74ALVT16821DL,518 NXP

获取价格

 		74ALVT16821 - 20-bit bus interface D-type flip-flop; positive-edge trigger; 3-state SSOP 5
74ALVT16821DL-T NXP

获取价格

 		IC ALVT SERIES, DUAL 10-BIT DRIVER, TRUE OUTPUT, PDSO56, Bus Driver/Transceiver
74ALVT16823 NXP

获取价格

 		18-bit bus-interface D-type flip-flop with reset and enable 3-State
74ALVT16823DGG NXP

获取价格

 		18-bit bus-interface D-type flip-flop with reset and enable 3-State
74ALVT16823DGG NEXPERIA

获取价格

 		18-bit bus-interface D-type flip-flop with re
74ALVT16823DGG,112 NXP

获取价格

 		74ALVT16823 - 18-bit bus-interface D-type flip-flop with reset and enable; 3-state TSSOP 5

与74ALVT16821DGG相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证