5秒后页面跳转
捷配首页

Datasheet > 72V13071L15TFGI
72V13071L15TFGI PDF预览

72V13071L15TFGI

更新时间： 2024-11-09 18:55:39
品牌 Logo 应用领域
艾迪悌 - IDT 时钟先进先出芯片内存集成电路
页数 文件大小 规格书
10页 148K
描述
FIFO, 4KX8, 10ns, Asynchronous, CMOS, PQFP64

阅读下载

中文翻译

获取价格

72V13071L15TFGI 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete包装说明：QFP, QFP64,.47SQ,20
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.32.00.71风险等级：5.84
最长访问时间：10 ns最大时钟频率 (fCLK)：66.7 MHz
JESD-30 代码：S-PQFP-G64JESD-609代码：e3
内存密度：32768 bit内存集成电路类型：OTHER FIFO
内存宽度：8湿度敏感等级：3
端子数量：64字数：4096 words
字数代码：4000工作模式：ASYNCHRONOUS
最高工作温度：85 °C最低工作温度：-40 °C
组织：4KX8封装主体材料：PLASTIC/EPOXY
封装代码：QFP封装等效代码：QFP64,.47SQ,20
封装形状：SQUARE封装形式：FLATPACK
峰值回流温度（摄氏度）：260电源：3.3 V
认证状态：Not Qualified最大待机电流：0.01 A
子类别：FIFOs最大压摆率：0.04 mA
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Matte Tin (Sn) - annealed端子形式：GULL WING
端子节距：0.5 mm端子位置：QUAD
处于峰值回流温度下的最长时间：30Base Number Matches：1

72V13071L15TFGI 数据手册

 浏览型号72V13071L15TFGI的Datasheet PDF文件第2页浏览型号72V13071L15TFGI的Datasheet PDF文件第3页浏览型号72V13071L15TFGI的Datasheet PDF文件第4页浏览型号72V13071L15TFGI的Datasheet PDF文件第5页浏览型号72V13071L15TFGI的Datasheet PDF文件第6页浏览型号72V13071L15TFGI的Datasheet PDF文件第7页 
3.3 VOLT DUAL MULTIMEDIA FIFO  
DUAL 256 x 8, DUAL 512 x 8  
DUAL 1,024 x 8, DUAL 2,048 x 8  
DUAL 4,096 x 8  
IDT72V10071,IDT72V11071  
IDT72V12071,IDT72V13071  
IDT72V14071  
FEATURES  
DESCRIPTION  
TheIDT72V10071/72V11071/72V12071/72V13071/72V14071aredual  
Multimedia FIFOs. The device is functionallyequivalenttotwoindependent  
FIFOs in a single package with all associated control, data, and flag lines  
assignedtoseparatepins.  
Eachofthe twoFIFOs (designatedFIFOAandFIFOB)has a 8-bitinput  
data port (DA0 - DA7, DB0 - DB7) and a 8-bit output data port (QA0 - QA7,  
QB0 - QB7). Each input port is controlled by a free-running clock (WCLKA,  
WCLKB),andaWriteEnablepin(WENA,WENB).Dataiswrittenintoeachof  
thetwoarraysoneveryrisingclockedgeoftheWriteClock(WCLKA,WCLKB)  
whentheappropriateWriteEnablepinisasserted.  
TheoutputportofeachFIFObankiscontrolledbyitsassociated clockpin  
(RCLKA,RCLKB)andReadEnablepin(RENA,RENB).TheReadClockcan  
betiedtotheWriteClockforsingleclockoperationorthetwoclocks canrun  
asynchronousofoneanotherfordualclockoperation.AnOutputEnablepin  
(OEA,OEB)is providedonthe readportofeachFIFOforthree-state output  
control.  
• Memory organization:  
IDT72V10071  
IDT72V11071  
IDT72V12071  
IDT72V13071  
IDT72V14071  
Dual 256 x 8  
Dual 512 x 8  
Dual 1,024 x 8  
Dual 2,048 x 8  
Dual 4,096 x 8  
• Offers optimal combination of large capacity, high speed,  
design flexibility and small footprint  
• 15 ns read/write cycle time  
• 5V input tolerant  
• Separate control lines and data lines for each FIFO  
• Separate Empty and Full flags for each FIFO  
• Enable puts output data lines in high-impedance state  
• Space-saving 64-pin plastic Thin Quad Flat Pack (STQFP)  
• Industrial temperature range (–40°C to +85°C)  
EachofthetwoFIFOshastwofixedflags,Empty(EFA,EFB)andFull(FFA,  
FFB).  
• Green parts available, see ordering information  
This FIFOis fabricatedusingIDT's high-performancesubmicronCMOS  
technology.  
FUNCTIONAL BLOCK DIAGRAM  
WCLKA  
RCLKA  
READ  
CONTROL  
WRITE  
CONTROL  
WENA  
RENA  
OEA  
FIFO ARRAY  
256 x 8, 512 x 8  
1,024 x 8, 2,048 x 8  
4,096 x 8  
D
A0 - DA7  
Data In  
Q
A0 - QA7  
Data Out  
x8  
x8  
RESET LOGIC  
FLAG OUTPUTS  
RSA  
EFA  
FFA  
WCLKB  
RCLKB  
READ  
CONTROL  
WRITE  
CONTROL  
WENB  
RENB  
OEB  
FIFO ARRAY  
256 x 8, 512 x 8  
1,024 x 8, 2,048 x 8  
4,096 x 8  
D
B0 - DB7  
Data In  
Q
B0 - QB7  
Data Out  
x8  
x8  
RESET LOGIC  
FLAG OUTPUTS  
6360 drw01  
RSB  
EFB  
FFB  
IDT and the IDT logo are trademarks of Integrated Device Technology, Inc.  
DECEMBER 2004  
INDUSTRIAL TEMPERATURE RANGE  
1
2004 Integrated Device Technology, Inc. All rights reserved. Products specifications subject to change without notice.  
DSC-6360/3  
1234567...10

中文翻译

下载PDF

与72V13071L15TFGI相关器件

型号 品牌 获取价格 描述 数据表
72V13071L15TFI IDT

获取价格

 		3.3 VOLT DUAL MULTIMEDIA FIFO
72V13081L15PFI IDT

获取价格

 		FIFO, 2KX8, 10ns, Synchronous/Asynchronous, CMOS, PQFP32
72V13081L15PFI8 IDT

获取价格

 		FIFO, 2KX8, 10ns, Synchronous/Asynchronous, CMOS, PQFP32
72V14071L15TFGI IDT

获取价格

 		FIFO, 8KX8, 10ns, Asynchronous, CMOS, PQFP64
72V14071L15TFI IDT

获取价格

 		3.3 VOLT DUAL MULTIMEDIA FIFO
72V14071L15TFI8 IDT

获取价格

 		FIFO, 8KX8, 10ns, Asynchronous, CMOS, PQFP64
72V14081L15PFI IDT

获取价格

 		FIFO, 4KX8, 10ns, Synchronous/Asynchronous, CMOS, PQFP32
72V14081L15PFI8 IDT

获取价格

 		FIFO, 4KX8, 10ns, Synchronous/Asynchronous, CMOS, PQFP32
72V19160L10BBI IDT

获取价格

 		FIFO, 64KX16, 6.5ns, Synchronous/Asynchronous, CMOS, PBGA144
72V201L10JG IDT

获取价格

 		FIFO, 256X9, 6.5ns, Synchronous, CMOS, PQCC32, GREEN, PLASTIC, LCC-32

与72V13071L15TFGI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证