72T72115L5BBGI

更新时间： 2024-11-09 12:52:35

品牌	Logo	应用领域
艾迪悌 - IDT		存储内存集成电路先进先出芯片时钟
页数	文件大小	规格书
53页	471K
描述
2.5 VOLT HIGH-SPEED TeraSyncTM FIFO 72-BIT CONFIGURATIONS

阅读下载

中文翻译

获取价格

技术参数
数据手册
替代型号

如果您发现信息不准确，欢迎纠错

72T72115L5BBGI 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	PBGA
包装说明：	BGA, BGA324,18X18,40	针数：	324
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	1.37
Is Samacsys：	N	最长访问时间：	3.6 ns
其他特性：	ASYNCHRONOUS OPERATION ALSO POSSIBLE	最大时钟频率 (fCLK)：	200 MHz
周期时间：	5 ns	JESD-30 代码：	S-PBGA-B324
JESD-609代码：	e1	长度：	19 mm
内存密度：	9437184 bit	内存集成电路类型：	OTHER FIFO
内存宽度：	72	湿度敏感等级：	3
功能数量：	1	端子数量：	324
字数：	131072 words	字数代码：	128000
工作模式：	SYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：	-40 °C	组织：	128KX72
可输出：	YES	封装主体材料：	PLASTIC/EPOXY
封装代码：	BGA	封装等效代码：	BGA324,18X18,40
封装形状：	SQUARE	封装形式：	GRID ARRAY
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	260
电源：	2.5 V	认证状态：	Not Qualified
座面最大高度：	1.97 mm	最大待机电流：	0.02 A
子类别：	FIFOs	最大压摆率：	0.13 mA
最大供电电压 (Vsup)：	2.625 V	最小供电电压 (Vsup)：	2.375 V
标称供电电压 (Vsup)：	2.5 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Silver/Copper (Sn/Ag/Cu)	端子形式：	BALL
端子节距：	1 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	30	宽度：	19 mm
Base Number Matches：	1

72T72115L5BBGI 数据手册

2.5 VOLT HIGH-SPEED TeraSync^TMFIFO 72-BIT CONFIGURATIONS

16,384 x 72, 32,768 x 72,

65,536 x 72, 131,072 x 72

IDT72T7285, IDT72T7295,

IDT72T72105, IDT72T72115

- x72 in to x72 out

FEATURES:

- x72 in to x36 out

- x72 in to x18 out

- x36 in to x72 out

- x18 in to x72 out

• Big-Endian/Little-Endian user selectable byte representation

• Auto power down minimizes standby power consumption

• Master Reset clears entire FIFO

• Partial Reset clears data, but retains programmable settings

• Empty, Full and Half-Full flags signal FIFO status

• Select IDT Standard timing (using EF and FF flags) or First Word

Fall Through timing (using OR and IR flags)

• Output enable puts data outputs into high impedance state

• JTAG port, provided for Boundary Scan function

• Available in 324-pin (19mm x 19mm)Plastic Ball Grid Array (PBGA)

• Easily expandable in depth and width

• Choose among the following memory organizations:

IDT72T7285

IDT72T7295

IDT72T72105

IDT72T72115

⎯

16,384 x 72

32,768 x 72

65,536 x 72

131,072 x 72

• Up to 225 MHz Operation of Clocks

• User selectable HSTL/LVTTL Input and/or Output

• Read Enable & Read Clock Echo outputs aid high speed operation

• User selectable Asynchronous read and/or write port timing

• 2.5V LVTTL or 1.8V, 1.5V HSTL Port Selectable Input/Ouput voltage

• 3.3V Input tolerant

• Mark & Retransmit, resets read pointer to user marked position

• Write Chip Select (WCS) input disables Write Port HSTL inputs

• Read Chip Select (RCS) synchronous to RCLK

• Programmable Almost-Empty and Almost-Full flags, each flag can

default to one of eight preselected offsets

• Program programmable flags by either serial or parallel means

• Selectable synchronous/asynchronous timing modes for Almost-

Empty and Almost-Full flags

• Independent Read and Write Clocks (permit reading and writing

simultaneously)

• High-performance submicron CMOS technology

• Industrial temperature range (–40°C to +85°C) is available

• Green parts are available, see ordering information

• Separate SCLK input for Serial programming of flag offsets

• User selectable input and output port bus-sizing

FUNCTIONALBLOCKDIAGRAM

D0 -Dn (x72, x36 or x18)

LD SEN

SCLK

WEN

WCLK/WR

WCS

INPUT REGISTER

OFFSET REGISTER

FF/IR

PAF

EF/OR

PAE

FWFT/SI

PFM

FSEL0

FSEL1

WRITE CONTROL

LOGIC

ASYW

FLAG

LOGIC

RAM ARRAY

16,384 x 72

32,768 x 72

65,536 x 72

131,072 x 72

WRITE POINTER

CONTROL

LOGIC

READ POINTER

BUS

CONFIGURATION

READ

CONTROL

LOGIC

MARK

ASYR

MRS

PRS

OUTPUT REGISTER

RESET

LOGIC

TCK

TRST

TMS

TDO

JTAG CONTROL

(BOUNDARY SCAN)

RCLK/RD

REN

RCS

TDI

Vref

WHSTL

RHSTL

SHSTL

HSTL I/0

CONTROL

EREN

5994 drw01

Q0 -Qn (x72, x36 or x18)

ERCLK

IDTandtheIDTlogoareregisteredtrademarksofIntegratedDeviceTechnology, Inc. TheTeraSyncFIFOisatrademarkofIntegratedDeviceTechnology, Inc.

FEBRUARY 2009

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

DSC-5994/15

12 3 4 5 6 7...53

中文翻译

下载PDF

72T72115L5BBGI 替代型号

型号	品牌	替代类型	描述	数据表
72T72115L5BB	IDT	类似代替	暂无描述
72T72115L5BBI	IDT	类似代替	PBGA-324, Tray

与72T72115L5BBGI相关器件

型号	品牌	获取价格	描述	数据表
72T72115L5BBI	IDT	获取价格	PBGA-324, Tray
72T72115L6-7BBG	IDT	获取价格	2.5 VOLT HIGH-SPEED TeraSync FIFO 72-BIT CONFIGURATIONS
72T72115L6-7BBGI	IDT	获取价格	2.5 VOLT HIGH-SPEED TeraSync FIFO 72-BIT CONFIGURATIONS
72T72115L6-7BBI	IDT	获取价格	FIFO, 128KX72, Synchronous, CMOS, PBGA324, 19 X 19 MM, 1 MM PITCH, PLASTIC, BGA-324
72T7285	RENESAS	获取价格	16K x 72 TeraSync FIFO, 2.5V
72T7285L10BBG	IDT	获取价格	2.5 VOLT HIGH-SPEED TeraSync FIFO 72-BIT CONFIGURATIONS
72T7285L10BBGI	IDT	获取价格	2.5 VOLT HIGH-SPEED TeraSync FIFO 72-BIT CONFIGURATIONS
72T7285L4-4BBG	IDT	获取价格	2.5 VOLT HIGH-SPEED TeraSync FIFO 72-BIT CONFIGURATIONS
72T7285L4-4BBGI	IDT	获取价格	2.5 VOLT HIGH-SPEED TeraSync FIFO 72-BIT CONFIGURATIONS
72T7285L5BBG	IDT	获取价格	FIFO, 16KX72, 3.6ns, Synchronous, CMOS, PBGA324, 19 X 19 MM, 1 MM PITCH, GREEN, PLASTIC, B

与72T72115L5BBGI相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

22
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

21
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

48
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

39

产品中心

服务支持

精选活动

关于我们

帮助中心

72T72115L5BBGI

72T72115L5BBGI 技术参数

72T72115L5BBGI 数据手册

72T72115L5BBGI 替代型号

与72T72115L5BBGI相关器件

与72T72115L5BBGI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

72T72115L5BBGI

72T72115L5BBGI 技术参数

72T72115L5BBGI 数据手册

72T72115L5BBGI 替代型号

与72T72115L5BBGI相关器件

与72T72115L5BBGI相关文章

您还可以找

您在本页遇到什么问题？