5秒后页面跳转
捷配首页

Datasheet > 71V3579YS85BQG8
71V3579YS85BQG8 PDF预览

71V3579YS85BQG8

更新时间： 2024-01-31 21:28:58
品牌 Logo 应用领域
艾迪悌 - IDT 时钟静态存储器内存集成电路
页数 文件大小 规格书
22页 236K
描述
Standard SRAM, 256KX18, 8.5ns, CMOS, PBGA165

阅读下载

中文翻译

获取价格

71V3579YS85BQG8 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：ObsoleteReach Compliance Code：compliant
风险等级：5.84最长访问时间：8.5 ns
最大时钟频率 (fCLK)：87 MHzI/O 类型：COMMON
JESD-30 代码：R-PBGA-B165JESD-609代码：e1
内存密度：4718592 bit内存集成电路类型：STANDARD SRAM
内存宽度：18湿度敏感等级：3
端子数量：165字数：262144 words
字数代码：256000工作模式：SYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：256KX18输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：BGA
封装等效代码：BGA165,11X15,40封装形状：RECTANGULAR
封装形式：GRID ARRAY并行/串行：PARALLEL
峰值回流温度（摄氏度）：260电源：3.3 V
认证状态：Not Qualified最大待机电流：0.03 A
最小待机电流：3.14 V子类别：SRAMs
最大压摆率：0.18 mA标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Tin/Silver/Copper (Sn/Ag/Cu)
端子形式：BALL端子节距：1 mm
端子位置：BOTTOM处于峰值回流温度下的最长时间：30
Base Number Matches：1

71V3579YS85BQG8 数据手册

 浏览型号71V3579YS85BQG8的Datasheet PDF文件第2页浏览型号71V3579YS85BQG8的Datasheet PDF文件第3页浏览型号71V3579YS85BQG8的Datasheet PDF文件第4页浏览型号71V3579YS85BQG8的Datasheet PDF文件第5页浏览型号71V3579YS85BQG8的Datasheet PDF文件第6页浏览型号71V3579YS85BQG8的Datasheet PDF文件第7页 
128K X 36, 256K X 18  
3.3V Synchronous SRAMs  
3.3V I/O, Flow-Through Outputs  
Burst Counter, Single Cycle Deselect  
IDT71V3577YS  
IDT71V3579YS  
IDT71V3577YSA  
IDT71V3579YSA  
Description  
Features  
◆
The IDT71V3577/79 are high-speed SRAMs organized as  
128Kx36/256Kx18.TheIDT71V3577/79SRAMs containwrite,data,  
address andcontrolregisters.Therearenoregisters inthedataoutput  
path(flow-througharchitecture).InternallogicallowstheSRAMtogen-  
erateaself-timedwritebaseduponadecisionwhichcanbeleftuntilthe  
endofthe write cycle.  
128K x 36, 256K x 18 memory configurations  
◆
Supports fast access times:  
Commercial:  
– 6.5ns up to 133MHz clock frequency  
– 7.5ns up to 117MHz clock frequency  
CommercialandIndustrial:  
Theburstmodefeatureoffersthehighestlevelofperformancetothe  
systemdesigner,astheIDT71V3577/79canprovidefourcyclesofdata  
forasingleaddress presentedtotheSRAM. Aninternalburstaddress  
counteracceptsthefirstcycleaddressfromtheprocessor,initiatingthe  
accesssequence.Thefirstcycleofoutputdatawillflow-throughfromthe  
arrayafteraclock-to-dataaccesstimedelayfromtherisingclockedgeof  
the same cycle. If burst mode operation is selected (ADV=LOW), the  
subsequentthreecyclesofoutputdatawillbeavailabletotheuseronthe  
next three rising clock edges. The order of these three addresses are  
definedbytheinternalburstcounterandtheLBO inputpin.  
– 8.0ns up to 100MHz clock frequency  
– 8.5ns up to 87MHz clock frequency  
LBO input selects interleaved or linear burst mode  
Self-timedwritecyclewithglobalwritecontrol(GW),bytewrite  
enable (BWE), and byte writes (BWx)  
3.3V core power supply  
Power down controlled by ZZ input  
3.3V I/O  
Optional - Boundary Scan JTAG Interface (IEEE 1149.1  
compliant)  
Packaged in a JEDEC Standard 100-pin plastic thin quad  
flatpack(TQFP),119ballgridarray(BGA)and165finepitchball  
grid array  
◆
◆
◆
◆
◆
◆
◆
The IDT71V3577/79 SRAMs utilize IDT’s latest high-performance  
CMOSprocessandarepackagedinaJEDECstandard14mmx20mm  
100-pinthinplasticquadflatpack(TQFP)aswellasa119ballgridarray  
(BGA) and a 165 fine pitch ball grid array (fBGA).  
PinDescriptionSummary  
A0-A17  
Address Inputs  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Synchronous  
Synchronous  
Synchronous  
Asynchronous  
Synchronous  
Synchronous  
Synchronous  
Chip Enable  
CE  
CS  
0
, CS  
1
Chip Selects  
Output Enable  
OE  
GW  
Global Write Enable  
Byte Write Enable  
Individual Byte Write Selects  
BWE  
BW , BW  
(1)  
1
2
, BW  
3
, BW  
4
CLK  
Clock  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Input  
Output  
Input  
Input  
I/O  
N/A  
Synchronous  
Synchronous  
Synchronous  
DC  
Burst Address Advance  
Address Status (Cache Controller)  
Address Status (Processor)  
Linear / Interleaved Burst Order  
Test Mode Select  
Test Data Input  
ADV  
ADSC  
ADSP  
LBO  
TMS  
TDI  
Synchronous  
Synchronous  
N/A  
TCK  
TDO  
Test Clock  
Test Data Output  
Synchronous  
Asynchronous  
Asynchronous  
Synchronous  
N/A  
JTAG Reset (Optional)  
Sleep Mode  
TRST  
ZZ  
I/O  
0
-I/O31, I/OP1-I/OP4  
DD, VDDQ  
SS  
Data Input / Output  
Core Power, I/O Power  
Ground  
V
Supply  
Supply  
V
N/A  
NOTE:  
APRIL 2604500tbl 601  
1. BW3 and BW4 are not applicable for the IDT71V3579.  
1
©2006IntegratedDeviceTechnology,Inc.  
DSC-6450/0A  
1234567...22

中文翻译

下载PDF

与71V3579YS85BQG8相关器件

型号 品牌 获取价格 描述 数据表
71V3579YS85BQGI8 IDT

获取价格

 		Standard SRAM, 256KX18, 8.5ns, CMOS, PBGA165
71V3579YS85PFGI IDT

获取价格

 		Cache SRAM, 256KX18, 8.5ns, CMOS, PQFP100, 14 X 20 MM, ROHS COMPLIANT, PLASTIC, TQFP-100
71V3579YS85PFGI8 IDT

获取价格

 		Standard SRAM, 256KX18, 8.5ns, CMOS, PQFP100
71V3579YSA75BGG IDT

获取价格

 		Cache SRAM, 256KX18, 7.5ns, CMOS, PBGA119, ROHS COMPLIANT, BGA-119
71V3579YSA75BQG IDT

获取价格

 		Cache SRAM, 256KX18, 7.5ns, CMOS, PBGA165, ROHS COMPLIANT, FBGA-165
71V3579YSA80BG8 IDT

获取价格

 		Standard SRAM, 256KX18, 8ns, CMOS, PBGA119
71V3579YSA80BGI8 IDT

获取价格

 		Standard SRAM, 256KX18, 8ns, CMOS, PBGA119
71V3579YSA80BQG8 IDT

获取价格

 		Standard SRAM, 256KX18, 8ns, CMOS, PBGA165
71V3579YSA80BQGI IDT

获取价格

 		Cache SRAM, 256KX18, 8ns, CMOS, PBGA165, ROHS COMPLIANT, FBGA-165
71V3579YSA80BQI8 IDT

获取价格

 		Standard SRAM, 256KX18, 8ns, CMOS, PBGA165

与71V3579YS85BQG8相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证