5秒后页面跳转
捷配首页

Datasheet > 70V657S12BCGI
70V657S12BCGI PDF预览

70V657S12BCGI

更新时间： 2024-11-07 02:35:07
品牌 Logo 应用领域
艾迪悌 - IDT 静态存储器内存集成电路
页数 文件大小 规格书
24页 234K
描述
HIGH-SPEED 3.3V 128/64/32K x 36 ASYNCHRONOUS DUAL-PORT STATIC RAM

阅读下载

中文翻译

获取价格

70V657S12BCGI 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Active零件包装代码：CABGA
包装说明：LBGA, BGA256,16X16,40针数：256
Reach Compliance Code：compliantECCN代码：3A991.B.2.A
HTS代码：8542.32.00.41风险等级：5.15
Samacsys Description：CHIP ARRAY BGA 17.0 X 1.7.0 MM X 1.0 MM最长访问时间：12 ns
I/O 类型：COMMONJESD-30 代码：S-PBGA-B256
JESD-609代码：e1长度：17 mm
内存密度：1179648 bit内存集成电路类型：DUAL-PORT SRAM
内存宽度：36湿度敏感等级：3
功能数量：1端口数量：2
端子数量：256字数：32768 words
字数代码：32000工作模式：ASYNCHRONOUS
最高工作温度：85 °C最低工作温度：-40 °C
组织：32KX36输出特性：3-STATE
封装主体材料：PLASTIC/EPOXY封装代码：LBGA
封装等效代码：BGA256,16X16,40封装形状：SQUARE
封装形式：GRID ARRAY, LOW PROFILE并行/串行：PARALLEL
峰值回流温度（摄氏度）：260电源：2.5/3.3,3.3 V
认证状态：Not Qualified座面最大高度：1.5 mm
最大待机电流：0.015 A最小待机电流：3.15 V
子类别：SRAMs最大压摆率：0.515 mA
最大供电电压 (Vsup)：3.45 V最小供电电压 (Vsup)：3.15 V
标称供电电压 (Vsup)：3.3 V表面贴装：YES
技术：CMOS温度等级：INDUSTRIAL
端子面层：Tin/Silver/Copper (Sn/Ag/Cu)端子形式：BALL
端子节距：1 mm端子位置：BOTTOM
处于峰值回流温度下的最长时间：30宽度：17 mm
Base Number Matches：1

70V657S12BCGI 数据手册

 浏览型号70V657S12BCGI的Datasheet PDF文件第2页浏览型号70V657S12BCGI的Datasheet PDF文件第3页浏览型号70V657S12BCGI的Datasheet PDF文件第4页浏览型号70V657S12BCGI的Datasheet PDF文件第5页浏览型号70V657S12BCGI的Datasheet PDF文件第6页浏览型号70V657S12BCGI的Datasheet PDF文件第7页 
IDT70V659/58/57S  
HIGH-SPEED 3.3V  
128/64/32K x 36  
ASYNCHRONOUS DUAL-PORT  
STATIC RAM  
LEAD FINISH (SnPb) ARE IN EOL PROCESS - LAST TIME BUY EXPIRES JUNE 15, 2018  
Features  
◆
◆
True Dual-Port memory cells which allow simultaneous  
Full on-chip hardware support of semaphore signaling  
between ports  
Fully asynchronous operation from either port  
Separate byte controls for multiplexed bus and bus  
matching compatibility  
Supports JTAG features compliant to IEEE 1149.1  
LVTTL-compatible, single 3.3V (±150mV) power supply for  
core  
LVTTL-compatible, selectable 3.3V (±150mV)/2.5V (±100mV)  
power supply for I/Os and control signals on each port  
Available in a 208-pin Plastic Quad Flatpack, 208-ball fine  
pitch Ball Grid Array, and 256-ball Ball Grid Array  
Industrial temperature range (–40°C to +85°C) is available  
for selected speeds  
access of the same memory location  
High-speed access  
◆
◆
◆
– Commercial:10/12/15ns(max.)  
– Industrial:12/15ns(max.)  
Dual chip enables allow for depth expansion without  
external logic  
IDT70V659/58/57 easily expands data bus width to 72 bits  
or more using the Master/Slave select when cascading  
more than one device  
M/S = VIH for BUSY output flag on Master,  
M/S = VIL for BUSY input on Slave  
Busy and Interrupt Flags  
◆
◆
◆
◆
◆
◆
◆
◆
◆
◆
◆
On-chip port arbitration logic  
Green parts available, see ordering information  
Functional Block Diagram  
BE3L  
BE3R  
BE2R  
BE2L  
BE1L  
BE0L  
BE1R  
BE0R  
R/WL  
R/  
WR  
B B B B B B B B  
E E E E E E E E  
0
L
1
L
2
L
3
L
3
2 1  
0
CE0L  
CE1L  
CE0R  
CE1R  
R R R R  
OEL  
OER  
Dout0-8_L  
Dout0-8_R  
Dout9-17_L  
Dout9-17_R  
Dout18-26_R  
Dout27-35_R  
Dout18-26_L  
Dout27-35_L  
128/64/32K x 36  
MEMORY  
ARRAY  
I/O0L- I/O35L  
Di n_L  
Di n_R  
I/O0R -I/O35R  
(1)  
(1)  
16 L  
A
16R  
Address  
Decoder  
A
Address  
Decoder  
ADDR_L  
ADDR_R  
A0R  
A0L  
CE0L  
CE1L  
ARBITRATION  
CE0R  
CE1R  
INTERRUPT  
SEMAPHORE  
LOGIC  
OE  
L
OE  
R
R/W  
L
R/W  
R
(2,3)  
L
(2,3)  
R
BUSY  
SEM  
INT  
BUSY  
SEM  
M/S  
L
L
R
(3)  
(3)  
INT  
R
TMS  
TCK  
TDI  
JTAG  
TDO  
TRST  
NOTES:  
4869 drw 01  
1. A16 is a NC for IDT70V658. Also, Addresses A16 and A15 are NC's for IDT70V657.  
2. BUSY is an input as a Slave (M/S=VIL) and an output when it is a Master (M/S=VIH).  
3. BUSY and INT are non-tri-state totem-pole outputs (push-pull).  
JUNE 2018  
1
©2018 Integrated Device Technology, Inc.  
DSC-4869/8  
1234567...24

中文翻译

下载PDF

70V657S12BCGI 替代型号

型号 品牌 替代类型 描述 数据表
70V657S12BCI IDT

完全替代

 CABGA-256, Tray
70V657S12BFI IDT

类似代替

 CABGA-208, Tray

与70V657S12BCGI相关器件

型号 品牌 获取价格 描述 数据表
70V657S12BCGI8 IDT

获取价格

 		HIGH-SPEED 3.3V 128/64/32K x 36 ASYNCHRONOUS DUAL-PORT STATIC RAM
70V657S12BCI IDT

获取价格

 		CABGA-256, Tray
70V657S12BF IDT

获取价格

 		CABGA-208, Tray
70V657S12BFG IDT

获取价格

 		Dual-Port SRAM, 32KX36, 12ns, CMOS, PBGA208, 15 X 15 MM, 1.40 MM HEIGHT, 0.80 MM PITCH, GR
70V657S12BFG8 IDT

获取价格

 		HIGH-SPEED 3.3V 128/64/32K x 36 ASYNCHRONOUS DUAL-PORT STATIC RAM
70V657S12BFGI IDT

获取价格

 		HIGH-SPEED 3.3V 128/64/32K x 36 ASYNCHRONOUS DUAL-PORT STATIC RAM
70V657S12BFGI8 IDT

获取价格

 		HIGH-SPEED 3.3V 128/64/32K x 36 ASYNCHRONOUS DUAL-PORT STATIC RAM
70V657S12BFI IDT

获取价格

 		CABGA-208, Tray
70V657S12DR IDT

获取价格

 		PQFP-208, Tray
70V657S12DR8 IDT

获取价格

 		Dual-Port SRAM, 32KX36, 12ns, CMOS, PQFP208, 28 X 28 MM, 3.50 MM HEIGHT, PLASTIC, QFP-208

与70V657S12BCGI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证