Datasheet > 7027L55GG

7027L55GG

更新时间： 2024-11-10 20:47:55

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器内存集成电路
页数	文件大小	规格书
20页	684K
描述
Dual-Port SRAM, 32KX16, 55ns, CMOS, CPGA108, 1.210 X 1.210 INCH, 0.160 INCH HEIGHT, GREEN, CERAMIC, PGA-108

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

7027L55GG 技术参数

生命周期：	Active	包装说明：	PGA,
Reach Compliance Code：	compliant	HTS代码：	8542.32.00.41
风险等级：	5.66	Is Samacsys：	N
最长访问时间：	55 ns	JESD-30 代码：	S-CPGA-P108
内存密度：	524288 bit	内存集成电路类型：	DUAL-PORT SRAM
内存宽度：	16	功能数量：	1
端子数量：	108	字数：	32768 words
字数代码：	32000	工作模式：	ASYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	32KX16	封装主体材料：	CERAMIC, METAL-SEALED COFIRED
封装代码：	PGA	封装形状：	SQUARE
封装形式：	GRID ARRAY	并行/串行：	PARALLEL
最大供电电压 (Vsup)：	5.5 V	最小供电电压 (Vsup)：	4.5 V
标称供电电压 (Vsup)：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	COMMERCIAL
端子形式：	PIN/PEG	端子位置：	PERPENDICULAR
Base Number Matches：	1

7027L55GG 数据手册

HIGH-SPEED

IDT7027S/L

32K x 16 DUAL-PORT

STATIC RAM

Features

◆

IDT7027 easily expands data bus width to 32 bits or more

using the Master/Slave select when cascading more than

one device

True Dual-Ported memory cells which allow simultaneous

access of the same memory location

◆

High-speed access

◆

M/S = VIH for BUSY output flag on Master,

M/S = VIL for BUSY input on Slave

– Commercial: 15/20/25/35/55ns (max.)

– Industrial: 20/25ns (max.)

◆

Busy and Interrupt Flags

Low-power operation

On-chip port arbitration logic

– IDT7027S

Full on-chip hardware support of semaphore signaling

between ports

Active: 750mW (typ.)

Standby: 5mW (typ.)

– IDT7027L

◆

Fully asynchronous operation from either port

TTL-compatible, single 5V (±10%) power supply

Available in 100-pin Thin Quad Flatpack (TQFP) and 108-pin

Ceramic Pin Grid Array (PGA)

Active: 750mW (typ.)

Standby: 1mW (typ.)

◆

Separate upper-byte and lower-byte control for bus

◆

Industrial temperature range (–40°C to +85°C) is available

for selected speeds

matching capability.

◆

Dual chip enables allow for depth expansion without

external logic

Green parts available, see ordering information

FunctionalBlockDiagram

R/W

UBR

CE0L

CE0R

CE1L

CE1R

LBR

I/O ^8-15L

I/O8-15R

I/O0-7R

I/O

Control

I/O

Control

0-7L

I/O

(1,2)

BUSY

32Kx16

14L

14R

Address

Decoder

Address

Decoder

MEMORY

ARRAY

7027

14L

14R

CE0R

CE0L

ARBITRATION

INTERRUPT

SEMAPHORE

LOGIC

CE1L

CE1R

R/W

R/WR

SEM

INT

SEM

(2)

INT

M/S⁽²⁾

NOTES:

3199 drw 01

1. BUSY is an input as a Slave (M/S=VIL) and an output as a Master (M/S=VIH).

2. BUSY and INT are non-tri-state totem-pole outputs (push-pull).

AUGUST 2015

DSC 3199/10

12 3 4 5 6 7...20

中文翻译

下载PDF

与7027L55GG相关器件

型号	品牌	获取价格	描述	数据表
7027L55GG8	IDT	获取价格	Dual-Port SRAM, 32KX16, 55ns, CMOS, CPGA108, 1.210 X 1.210 INCH, 0.160 INCH HEIGHT, GREEN,
7027L55GGI	IDT	获取价格	HIGH-SPEED 32K x 16 DUAL-PORT STATIC RAM
7027L55GGI8	IDT	获取价格	HIGH-SPEED 32K x 16 DUAL-PORT STATIC RAM
7027L55PF8	IDT	获取价格	TQFP-100, Reel
7027L55PFG	IDT	获取价格	HIGH-SPEED 32K x 16 DUAL-PORT STATIC RAM
7027L55PFG8	IDT	获取价格	HIGH-SPEED 32K x 16 DUAL-PORT STATIC RAM
7027L55PFGI	IDT	获取价格	HIGH-SPEED 32K x 16 DUAL-PORT STATIC RAM
7027L55PFGI8	IDT	获取价格	HIGH-SPEED 32K x 16 DUAL-PORT STATIC RAM
7027LYF-100M	TOKO	获取价格	Radial Type Fixed Inductors
7027LYF-101M	TOKO	获取价格	Radial Type Fixed Inductors

与7027L55GG相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

24
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

23
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

50
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

40

产品中心

服务支持

精选活动

关于我们

帮助中心

7027L55GG

7027L55GG 技术参数

7027L55GG 数据手册

与7027L55GG相关器件

与7027L55GG相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

7027L55GG

7027L55GG 技术参数

7027L55GG 数据手册

与7027L55GG相关器件

与7027L55GG相关文章

您还可以找

您在本页遇到什么问题？