5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> SY100E175
SY100E175 PDF预览

SY100E175

更新时间： 2024-01-04 09:17:13
品牌 Logo 应用领域
麦瑞 - MICREL 锁存器
页数 文件大小 规格书
4页 63K
描述
9-BIT LATCH WITH PARITY

阅读下载

中文翻译

获取价格

SY100E175 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：QLCC
包装说明：QCCJ, LDCC28,.5SQ针数：28
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.73其他特性：WITH PARITY GENERATION
系列：100EJESD-30 代码：S-PQCC-J28
JESD-609代码：e3长度：11.48 mm
逻辑集成电路类型：D LATCH湿度敏感等级：2
位数：9功能数量：1
端子数量：28最高工作温度：85 °C
最低工作温度：输出极性：TRUE
封装主体材料：PLASTIC/EPOXY封装代码：QCCJ
封装等效代码：LDCC28,.5SQ封装形状：SQUARE
封装形式：CHIP CARRIER包装方法：TAPE AND REEL
峰值回流温度（摄氏度）：260电源：-4.5 V
最大电源电流（ICC）：132 mAProp。Delay @ Nom-Sup：0.8 ns
传播延迟（tpd）：0.9 ns认证状态：Not Qualified
座面最大高度：4.57 mm子类别：FF/Latches
表面贴装：YES技术：ECL
温度等级：COMMERCIAL EXTENDED端子面层：Matte Tin (Sn)
端子形式：J BEND端子节距：1.27 mm
端子位置：QUAD处于峰值回流温度下的最长时间：40
触发器类型：LOW LEVEL宽度：11.48 mm
Base Number Matches：1

SY100E175 数据手册

 浏览型号SY100E175的Datasheet PDF文件第2页浏览型号SY100E175的Datasheet PDF文件第3页浏览型号SY100E175的Datasheet PDF文件第4页 
9-BIT LATCH  
WITH PARITY  
SY10E175  
SY100E175  
FEATURES  
DESCRIPTION  
■ 9-bit latch  
The SY10/100E175 are 9-bit latches. They also feature  
a tenth latched output (ODDPAR) which is formed as the  
odd parity of the nine data inputs (ODDPAR is HIGH if  
an odd number of the inputs are HIGH).  
The E175 can also be used to generate byte parity by  
using D8 as the parity-type select (L = even parity, H =  
odd parity) and using ODDPAR as the byte parity output.  
The LEN pin latches the data when asserted with a  
logical high and makes the latch transparent when placed  
at a logic low level.  
■ Extended 100E VEE range of –4.2V to –5.5V  
■ Parity detection/generation  
■ 800ps max. D to Output  
■ Reset  
■ Internal 75KΩ input pull-down resistors  
■ Fully compatible with Motorola MC10E/100E175  
■ Available in 28-pin PLCC package  
PIN CONFIGURATION  
BLOCK DIAGRAM  
D0  
D
Q
Q0  
EN  
R
25  
24 23 22 21 20 19  
D
5
Q
Q
6
5
26  
27  
28  
1
18  
17  
16  
15  
14  
13  
12  
D
D
4
3
bits  
1 – 7  
V
CC  
TOP VIEW  
PLCC  
V
EE  
Q
Q
4
3
J28-1  
LEN  
MR  
2
D8  
D
Q
Q8  
V
CCO  
3
EN  
D
2
Q2  
4
R
5
6
7
8
9
10 11  
D
Q
ODDPAR  
EN  
R
PIN NAMES  
LEN  
MR  
Pin  
D0 – D8  
LEN  
Function  
Data Inputs  
Latch Enable  
Master Reset  
Data Outputs  
Parity Output  
VCC to Output  
MR  
Q0 – Q8  
ODDPAR  
VCCO  
Rev.: C  
Amendment:/1  
Issue Date: February, 1998  
1
1234

中文翻译

下载PDF

与SY100E175相关器件

型号 品牌 获取价格 描述 数据表
SY100E175JC MICREL

获取价格

 		9-BIT LATCH WITH PARITY
SY100E175JCTR MICREL

获取价格

 		9-BIT LATCH WITH PARITY
SY100E175JCTR MICROCHIP

获取价格

 		D Latch, 100E Series, 1-Func, Low Level Triggered, 9-Bit, True Output, ECL, PQCC28, PLASTI
SY100E175JZ MICREL

获取价格

 		9-BIT LATCH WITH PARITY
SY100E175JZTR MICROCHIP

获取价格

 		D Latch, 100E Series, 1-Func, Low Level Triggered, 9-Bit, True Output, ECL, PQCC28, LEAD F
SY100E175JZTR MICREL

获取价格

 		9-BIT LATCH WITH PARITY
SY100E193 MICREL

获取价格

 		ERROR DETECTION/ CORRECTION CIRCUIT
SY100E193JC MICROCHIP

获取价格

 		Error Detection And Correction Circuit, 100E Series, 8-Bit, ECL, PQCC28
SY100E193JC MICREL

获取价格

 		ERROR DETECTION/ CORRECTION CIRCUIT
SY100E193JCTR MICREL

获取价格

 		ERROR DETECTION/ CORRECTION CIRCUIT

与SY100E175相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证