5秒后页面跳转
捷配首页

Datasheet > SN74LV1G79YZPR
SN74LV1G79YZPR PDF预览

SN74LV1G79YZPR

更新时间： 2024-11-20 22:26:27
品牌 Logo 应用领域
德州仪器 - TI 触发器
页数 文件大小 规格书
15页 356K
描述
SINGLE POSITIVE EDGE TRIGGERED D-TYPE FLIP FLOP

阅读下载

中文翻译

获取价格

SN74LV1G79YZPR 技术参数

生命周期：Obsolete零件包装代码：BGA
包装说明：VFBGA,针数：5
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.84系列：LV/LV-A/LVX/H
JESD-30 代码：R-XBGA-B5长度：1.4 mm
逻辑集成电路类型：D FLIP-FLOP位数：1
功能数量：1端子数量：5
最高工作温度：85 °C最低工作温度：-40 °C
输出特性：3-STATE输出极性：TRUE
封装主体材料：UNSPECIFIED封装代码：VFBGA
封装形状：RECTANGULAR封装形式：GRID ARRAY, VERY THIN PROFILE, FINE PITCH
传播延迟（tpd）：9.9 ns认证状态：Not Qualified
座面最大高度：0.5 mm最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：1.65 V标称供电电压 (Vsup)：1.8 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子形式：BALL
端子节距：0.5 mm端子位置：BOTTOM
触发器类型：POSITIVE EDGE宽度：0.9 mm
最小 fmax：160 MHzBase Number Matches：1

SN74LV1G79YZPR 数据手册

 浏览型号SN74LV1G79YZPR的Datasheet PDF文件第2页浏览型号SN74LV1G79YZPR的Datasheet PDF文件第3页浏览型号SN74LV1G79YZPR的Datasheet PDF文件第4页浏览型号SN74LV1G79YZPR的Datasheet PDF文件第5页浏览型号SN74LV1G79YZPR的Datasheet PDF文件第6页浏览型号SN74LV1G79YZPR的Datasheet PDF文件第7页 
ꢀꢁ ꢂꢃ ꢄꢅ ꢆꢇ ꢈ ꢂꢉ  
ꢓ
ꢀ
ꢊ
ꢁ
ꢈ
ꢄ
ꢋ
ꢌ
ꢍ
ꢀ
ꢊ
ꢎ
ꢊ
ꢅ
ꢋ
ꢏ
ꢋ
ꢐ
ꢈ
ꢋ
ꢏ
ꢎ
ꢑ
ꢊ
ꢈ
ꢈ
ꢋ
ꢑ
ꢋ
ꢐ
ꢐ
ꢏ
ꢎ
ꢒ
ꢌ
ꢋ
ꢓ
ꢄ
ꢊ
ꢌ
ꢏ
ꢄ
ꢍ
ꢌ
SCES220N − APRIL 1999 − REVISED SEPTEMBER 2003  
DBV OR DCK PACKAGE  
(TOP VIEW)  
D
Available in the Texas Instruments  
NanoStarand NanoFreePackages  
Supports 5-V V Operation  
D
D
D
D
D
D
D
D
CC  
1
2
3
5
4
D
CLK  
GND  
V
CC  
Inputs Accept Voltages to 5.5 V  
Max t of 4 ns at 3.3 V  
pd  
Low Power Consumption, 10-µA Max I  
Q
CC  
YEA, YEP, YZA, OR YZP PACKAGE  
(BOTTOM VIEW)  
24-mA Output Drive at 3.3 V  
I
Supports Partial-Power-Down Mode  
off  
Operation  
3 4  
2
GND  
CLK  
D
Q
Latch-Up Performance Exceeds 100 mA Per  
JESD 78, Class II  
1 5  
V
CC  
ESD Protection Exceeds JESD 22  
− 2000-V Human-Body Model (A114-A)  
− 200-V Machine Model (A115-A)  
− 1000-V Charged-Device Model (C101)  
description/ordering information  
This single positive-edge-triggered D-type flip-flop is designed for 1.65-V to 5.5-V V  
operation.  
CC  
When data at the data (D) input meets the setup time requirement, the data is transferred to the Q output on  
the positive-going edge of the clock pulse. Clock triggering occurs at a voltage level and is not directly related  
to the rise time of the clock pulse. Following the hold-time interval, data at the D input can be changed without  
affecting the level at the output.  
NanoStarand NanoFreepackage technology is a major breakthrough in IC packaging concepts, using the  
die as the package.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
T
A
PACKAGE  
‡
NanoStar− WCSP (DSBGA)  
0.17-mm Small Bump − YEA  
SN74LVC1G79YEAR  
SN74LVC1G79YZAR  
SN74LV1G79YEPR  
SN74LV1G79YZPR  
NanoFree− WCSP (DSBGA)  
0.17-mm Small Bump − YZA (Pb-free)  
Reel of 3000  
_ _ _CR_  
NanoStar− WCSP (DSBGA)  
0.23-mm Large Bump − YEP  
−40°C to 85°C  
NanoFree− WCSP (DSBGA)  
0.23-mm Large Bump − YZP (Pb-free)  
Reel of 3000  
Reel of 250  
Reel of 3000  
SN74LVC1G79DBVR  
SN74LVC1G79DBVT  
SN74LVC1G79DCKR  
SOT (SOT-23) − DBV  
SOT (SC-70) − DCK  
C79_  
CR_  
Reel of 250  
SN74LVC1G79DCKT  
†
‡
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design guidelines are available at  
www.ti.com/sc/package.  
DBV/DCK: The actual top-side marking has one additional character that designates the assembly/test site.  
YEA/YZA, YEP/YZP: The actual top-side marking has three preceding characters to denote year, month, and sequence code,  
and one following character to designate the assembly/test site. Pin 1 identifier indicates solder-bump composition  
(1 = SnPb, • = Pb-free).  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
NanoStar and NanoFree are trademarks of Texas Instruments.  
ꢌ
ꢌ
ꢑ
ꢍ
ꢥ
ꢐ
ꢠ
ꢔ
ꢆ
ꢞ
ꢎ
ꢟ
ꢊ
ꢙ
ꢍ
ꢗ
ꢁ
ꢘ
ꢐ
ꢕ
ꢎ
ꢕ
ꢖ
ꢗ
ꢡ
ꢘ
ꢙ
ꢟ
ꢚ
ꢛ
ꢜ
ꢜ
ꢝ
ꢝ
ꢖ
ꢖ
ꢙ
ꢙ
ꢗ
ꢗ
ꢖ
ꢞ
ꢞ
ꢢ
ꢟ
ꢠ
ꢚ
ꢚ
ꢡ
ꢡ
ꢗ
ꢝ
ꢜ
ꢛ
ꢞ
ꢞ
ꢙ
ꢘ
ꢢ
ꢎꢡ  
ꢠ
ꢣ
ꢞ
ꢤ
ꢖ
ꢟ
ꢜ
ꢞ
ꢝ
ꢖ
ꢝ
ꢙ
ꢚ
ꢗ
ꢠ
ꢥ
ꢜ
ꢗ
ꢝ
ꢝ
ꢡ
ꢞ
ꢦ
Copyright 2003, Texas Instruments Incorporated  
ꢚ
ꢙ
ꢟ
ꢝ
ꢙ
ꢚ
ꢛ
ꢝ
ꢙ
ꢞ
ꢢ
ꢖ
ꢘ
ꢖ
ꢟ
ꢡ
ꢚ
ꢝ
ꢧ
ꢝ
ꢡ
ꢚ
ꢙ
ꢘ
ꢨ
ꢜ
ꢊ
ꢗ
ꢛ
ꢡ
ꢞ
ꢝ
ꢜ
ꢗ
ꢥ
ꢜ
ꢚ
ꢥ
ꢩ
ꢜ
ꢝ ꢡ ꢞ ꢝꢖ ꢗꢫ ꢙꢘ ꢜ ꢤꢤ ꢢꢜ ꢚ ꢜ ꢛ ꢡ ꢝ ꢡ ꢚ ꢞ ꢦ  
ꢚ
ꢚ
ꢜ
ꢗ
ꢝ
ꢪ
ꢦ
ꢌ
ꢚ
ꢙ
ꢥ
ꢠ
ꢟ
ꢝ
ꢖ
ꢙ
ꢗ
ꢢ
ꢚ
ꢙ
ꢟ
ꢡ
ꢞ
ꢞ
ꢖ
ꢗ
ꢫ
ꢥ
ꢙ
ꢡ
ꢞ
ꢗ
ꢙ
ꢝ
ꢗ
ꢡ
ꢟ
ꢡ
ꢞ
ꢞ
ꢜ
ꢚ
ꢖ
ꢤ
ꢪ
ꢖ
ꢗ
ꢟ
ꢤ
ꢠ
ꢥ
ꢡ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...15

中文翻译

下载PDF

与SN74LV1G79YZPR相关器件

型号 品牌 获取价格 描述 数据表
SN74LV1T00 TI

获取价格

 		单电源 2 输入正与非门逻辑电平转换器
SN74LV1T00DBVR TI

获取价格

 		单电源 2 输入正与非门逻辑电平转换器 | DBV | 5 | -40 to 125
SN74LV1T00DBVRG4 TI

获取价格

 		单电源 2 输入正与非门逻辑电平转换器 | DBV | 5 | -40 to 125
SN74LV1T00DCKR TI

获取价格

 		单电源 2 输入正与非门逻辑电平转换器 | DCK | 5 | -40 to 125
SN74LV1T00DCKRG4 TI

获取价格

 		单电源 2 输入正与非门逻辑电平转换器 | DCK | 5
SN74LV1T00-Q1 TI

获取价格

 		汽车级单电源 2 输入正与非门逻辑电平转换器
SN74LV1T00QDCKRQ1 TI

获取价格

 		汽车级单电源 2 输入正与非门逻辑电平转换器 | DCK | 5 | -40 to 125
SN74LV1T02 TI

获取价格

 		单电源 2 输入正或非门逻辑电平转换器
SN74LV1T02DBVR TI

获取价格

 		单电源 2 输入正或非门逻辑电平转换器 | DBV | 5 | -40 to 125
SN74LV1T02DBVRG4 TI

获取价格

 		单电源 2 输入正或非门逻辑电平转换器 | DBV | 5 | -40 to 125

与SN74LV1G79YZPR相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证