5秒后页面跳转
捷配首页

Datasheet > SN74LV00APWE4
SN74LV00APWE4 PDF预览

SN74LV00APWE4

更新时间： 2024-01-12 09:13:05
品牌 Logo 应用领域
德州仪器 - TI 输入元件
页数 文件大小 规格书
14页 409K
描述
QUADRUPLE 2 INPUT POSITIVE NAND GATES

阅读下载

中文翻译

获取价格

SN74LV00APWE4 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：TSSOP
包装说明：TSSOP, TSSOP14,.25针数：14
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.24系列：LV/LV-A/LVX/H
JESD-30 代码：R-PDSO-G14JESD-609代码：e4
长度：5 mm负载电容（CL）：50 pF
逻辑集成电路类型：NAND GATE最大I（ol）：0.006 A
湿度敏感等级：1功能数量：4
输入次数：2端子数量：14
最高工作温度：85 °C最低工作温度：-40 °C
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装等效代码：TSSOP14,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
包装方法：TUBE峰值回流温度（摄氏度）：260
电源：3.3 VProp。Delay @ Nom-Sup：13 ns
传播延迟（tpd）：20 ns认证状态：Not Qualified
施密特触发器：NO座面最大高度：1.2 mm
子类别：Gates最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：2 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：4.4 mmBase Number Matches：1

SN74LV00APWE4 数据手册

 浏览型号SN74LV00APWE4的Datasheet PDF文件第2页浏览型号SN74LV00APWE4的Datasheet PDF文件第3页浏览型号SN74LV00APWE4的Datasheet PDF文件第4页浏览型号SN74LV00APWE4的Datasheet PDF文件第5页浏览型号SN74LV00APWE4的Datasheet PDF文件第6页浏览型号SN74LV00APWE4的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢄꢅꢆ ꢆ ꢇꢈ ꢀꢁ ꢉꢃ ꢄꢅ ꢆꢆ ꢇ  
ꢅ
ꢊ
ꢋ
ꢇ
ꢌ
ꢍ
ꢋ
ꢎ
ꢄ
ꢏ
ꢐ
ꢑ
ꢒ
ꢁ
ꢎ
ꢋ
ꢓ
ꢎ
ꢔ
ꢀ
ꢒ
ꢓ
ꢒ
ꢏ
ꢑ
ꢁ
ꢇ
ꢁ
ꢌ
ꢕ
ꢇ
ꢓ
ꢏ
ꢀ
SCLS389J − SEPTEMBER 1997 − REVISED APRIL 2005  
D
D
D
D
D
2-V to 5.5-V V  
Operation  
D
D
D
I
Supports Partial-Power-Down Mode  
CC  
off  
Operation  
Max t of 6.5 ns at 5 V  
pd  
Latch-Up Performance Exceeds 250 mA Per  
JESD 17  
Typical V  
<0.8 V at V  
(Output Ground Bounce)  
OLP  
CC  
= 3.3 V, T = 25°C  
A
ESD Protection Exceeds JESD 22  
− 2000-V Human-Body Model (A114-A)  
− 200-V Machine Model (A115-A)  
Typical V  
>2.3 V at V  
(Output V  
Undershoot)  
OHV  
CC  
OH  
= 3.3 V, T = 25°C  
A
Support Mixed-Mode Voltage Operation on  
All Ports  
− 1000-V Charged-Device Model (C101)  
SN54LV00A . . . J OR W PACKAGE  
SN74LV00A . . . D, DB, DGV, NS,  
OR PW PACKAGE  
SN74LV00A . . . RGY PACKAGE  
(TOP VIEW)  
SN54LV00A . . . FK PACKAGE  
(TOP VIEW)  
(TOP VIEW)  
1A  
1B  
1Y  
2A  
2B  
V
CC  
1
2
3
4
5
6
7
14  
13  
12  
11  
10  
9
1
14  
3
2
1
20 19  
18  
4A  
NC  
4Y  
NC  
3B  
1Y  
NC  
2A  
4
5
6
7
8
4B  
4A  
4Y  
3B  
3A  
3Y  
1B  
1Y  
2A  
2B  
2Y  
13 4B  
12 4A  
2
3
4
5
6
17  
16  
15  
14  
11  
10  
9
4Y  
3B  
3A  
NC  
2B  
2Y  
GND  
9 10 11 12 13  
8
7
8
NC − No internal connection  
description/ordering information  
These quadruple 2-input positive-NAND gates are designed for 2-V to 5.5-V V  
operation.  
CC  
The ’LV00A devices perform the Boolean function Y = A • B or Y = A + B in positive logic.  
ORDERING INFORMATION  
ORDERABLE  
PART NUMBER  
TOP-SIDE  
MARKING  
†
PACKAGE  
T
A
QFN − RGY  
SOIC − D  
Reel of 1000  
Tube of 50  
SN74LV00ARGYR  
SN74LV00AD  
LV00A  
LV00A  
Reel of 2500  
Reel of 2000  
Reel of 2000  
Tube of 90  
SN74LV00ADR  
SN74LV00ANSR  
SN74LV00ADBR  
SN74LV00APW  
SN74LV00APWR  
SN74LV00APWT  
SN74LV00ADGVR  
SNJ54LV00AJ  
SOP − NS  
74LV00A  
LV00A  
SSOP − DB  
−40°C to 85°C  
Reel of 2000  
Reel of 250  
Reel of 2000  
Tube of 25  
TSSOP − PW  
LV00A  
TVSOP − DGV  
CDIP − J  
LV00A  
SNJ54LV00AJ  
SNJ54LV00AW  
SNJ54LV00AFK  
−55°C to 125°C  
CFP − W  
Tube of 150  
Tube of 55  
SNJ54LV00AW  
SNJ54LV00AFK  
LCCC - FK  
†
Package drawings, standard packing quantities, thermal data, symbolization, and PCB design  
guidelines are available at www.ti.com/sc/package.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 2005, Texas Instruments Incorporated  
ꢋ
ꢁ
ꢄ
ꢏ
ꢀ
ꢀ
ꢔ
ꢓ
ꢖ
ꢏ
ꢍ
ꢗ
ꢒ
ꢀ
ꢏ
ꢁ
ꢔ
ꢓ
ꢏ
ꢌ
ꢘ
ꢙ
ꢚ
ꢛ
ꢜ
ꢝ
ꢞ
ꢟ
ꢠ
ꢡ
ꢢ
ꢘ
ꢞ
ꢝ
ꢢ
ꢘ
ꢣ
ꢚ
ꢢ
ꢛ
ꢎ
ꢍ
ꢔ
ꢌ
ꢋ
ꢤ
ꢓ
ꢒ
ꢔ
ꢁ
ꢌ ꢇꢓꢇ ꢚꢢ ꢥ ꢝꢦ ꢠ ꢣ ꢘꢚ ꢝꢢ ꢞ ꢟꢦ ꢦ ꢡ ꢢꢘ ꢣꢛ ꢝꢥ ꢧꢟꢨ ꢩꢚꢞ ꢣꢘ ꢚꢝꢢ ꢜꢣ ꢘꢡ ꢪ ꢎꢦ ꢝꢜꢟ ꢞꢘ ꢛ ꢞꢝ ꢢꢥꢝꢦ ꢠ ꢘꢝ  
ꢛ ꢧꢡ ꢞ ꢚ ꢥꢚ ꢞ ꢣ ꢘ ꢚꢝ ꢢꢛ ꢧꢡ ꢦ ꢘ ꢙꢡ ꢘ ꢡ ꢦꢠ ꢛ ꢝꢥ ꢓꢡꢫ ꢣꢛ ꢒꢢꢛ ꢘꢦ ꢟꢠ ꢡꢢꢘ ꢛ ꢛꢘ ꢣꢢ ꢜꢣꢦ ꢜ ꢬ ꢣꢦ ꢦ ꢣ ꢢꢘꢭꢪ  
ꢎꢦ ꢝ ꢜꢟꢞ ꢘ ꢚ ꢝꢢ ꢧꢦ ꢝ ꢞ ꢡ ꢛ ꢛ ꢚꢢ ꢮ ꢜ ꢝꢡꢛ ꢢꢝꢘ ꢢꢡ ꢞꢡ ꢛꢛ ꢣꢦ ꢚꢩ ꢭ ꢚꢢꢞ ꢩꢟꢜ ꢡ ꢘꢡ ꢛꢘ ꢚꢢꢮ ꢝꢥ ꢣꢩ ꢩ  
ꢧꢣ ꢦ ꢣ ꢠ ꢡ ꢘ ꢡ ꢦ ꢛ ꢪ  
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...14

中文翻译

下载PDF

SN74LV00APWE4 替代型号

型号 品牌 替代类型 描述 数据表
MC74LVX00DTR2G ONSEMI

功能相似

 Quad 2-Input NAND Gate
74LVX00MTCX FAIRCHILD

功能相似

 NAND Gate, LV/LV-A/LVX/H Series, 4-Func, 2-Input, CMOS, PDSO14, 4.40 MM, MO-153AB, TSSOP-1
74LVX00MTC FAIRCHILD

功能相似

 Low Voltage Quad 2-Input NAND Gate

与SN74LV00APWE4相关器件

型号 品牌 获取价格 描述 数据表
SN74LV00APWG4 TI

获取价格

 		QUADRUPLE 2 INPUT POSITIVE NAND GATES
SN74LV00APWLE TI

获取价格

 		QUADRUPLE 2 INPUT POSITIVE NAND GATES
SN74LV00APWR TI

获取价格

 		QUADRUPLE 2 INPUT POSITIVE NAND GATES
SN74LV00APWRE4 TI

获取价格

 		QUADRUPLE 2 INPUT POSITIVE NAND GATES
SN74LV00APWRG4 TI

获取价格

 		QUADRUPLE 2 INPUT POSITIVE NAND GATES
SN74LV00APWT TI

获取价格

 		QUADRUPLE 2 INPUT POSITIVE NAND GATES
SN74LV00APWTE4 TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-NAND GATES
SN74LV00APWTG4 TI

获取价格

 		QUADRUPLE 2 INPUT POSITIVE NAND GATES
SN74LV00ARGYR TI

获取价格

 		QUADRUPLE 2 INPUT POSITIVE NAND GATES
SN74LV00ARGYRG4 TI

获取价格

 		QUADRUPLE 2-INPUT POSITIVE-NAND GATES

与SN74LV00APWE4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证