5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> SN74LS73AJD
SN74LS73AJD PDF预览

SN74LS73AJD

更新时间： 2024-11-25 13:13:51
品牌 Logo 应用领域
摩托罗拉 - MOTOROLA 触发器
页数 文件大小 规格书
3页 78K
描述
LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14, CERAMIC, DIP-14

阅读下载

中文翻译

获取价格

SN74LS73AJD 技术参数

生命周期：Obsolete零件包装代码：DIP
包装说明：DIP, DIP14,.3针数：14
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.08Is Samacsys：N
系列：LSJESD-30 代码：R-GDIP-T14
JESD-609代码：e0长度：19.495 mm
逻辑集成电路类型：J-K FLIP-FLOP位数：2
功能数量：2端子数量：14
最高工作温度：70 °C最低工作温度：
输出极性：COMPLEMENTARY封装主体材料：CERAMIC, GLASS-SEALED
封装代码：DIP封装等效代码：DIP14,.3
封装形状：RECTANGULAR封装形式：IN-LINE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：5 V
传播延迟（tpd）：20 ns认证状态：Not Qualified
座面最大高度：5.08 mm子类别：FF/Latches
最大供电电压 (Vsup)：5.25 V最小供电电压 (Vsup)：4.75 V
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：TTL温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：THROUGH-HOLE
端子节距：2.54 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED触发器类型：NEGATIVE EDGE
宽度：7.62 mm最小 fmax：45 MHz
Base Number Matches：1

SN74LS73AJD 数据手册

 浏览型号SN74LS73AJD的Datasheet PDF文件第2页浏览型号SN74LS73AJD的Datasheet PDF文件第3页 
SN54/74LS73A  
DUAL JK NEGATIVE  
EDGE-TRIGGERED FLIP-FLOP  
The SN54LS/74LS73A offers individual J, K, clear, and clock inputs. These  
dual flip-flops are designed so that when the clock goes HIGH, the inputs are  
enabled and data will be accepted. The logic level of the J and K inputs may  
be allowed to change when the clock pulse is HIGH and the bistable will per-  
form according to the truth table as long as minimum set-up times are ob-  
served. Input data is transferred to the outputs on the negative-going edge of  
the clock pulse.  
DUAL JK NEGATIVE  
EDGE-TRIGGERED FLIP-FLOP  
LOW POWER SCHOTTKY  
LOGIC DIAGRAM (Each Flip-Flop)  
J SUFFIX  
CERAMIC  
CASE 632-08  
14  
1
Q
Q
13 (8)  
12 (9)  
N SUFFIX  
PLASTIC  
CASE 646-06  
CLEAR  
2 (6)  
14  
K
3 (10)  
J
1
14 (7)  
1 (15)  
CLOCK (CP)  
D SUFFIX  
SOIC  
CASE 751A-02  
14  
1
ORDERING INFORMATION  
SN54LSXXJ  
SN74LSXXN  
SN74LSXXD  
Ceramic  
Plastic  
SOIC  
MODE SELECT — TRUTH TABLE  
INPUTS  
OUTPUTS  
OPERATING MODE  
C
J
K
Q
Q
D
LOGIC SYMBOL  
Reset (Clear)  
Toggle  
Load “0” (Reset)  
Load “1” (Set)  
Hold  
L
X
h
l
h
l
X
h
h
l
L
q
L
H
q
H
q
H
L
H
H
H
H
12  
13  
9
14  
1
J
Q
Q
7
5
J
Q
Q
l
q
CP  
K
CP  
K
H, h = HIGH Voltage Level  
L, I = LOW Voltage Level  
X = Don’t Care  
8
3
10  
C
C
D
D
l, h (q) = Lower case letters indicate the state of the referenced input (or output) one set-up time  
l, h (q) = prior to the HIGH to LOW clock transition.  
2
6
V
= PIN 4  
CC  
GND = PIN 11  
FAST AND LS TTL DATA  
5-68  
123

中文翻译

下载PDF

与SN74LS73AJD相关器件

型号 品牌 获取价格 描述 数据表
SN74LS73AJDS MOTOROLA

获取价格

 		LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14, CERAM
SN74LS73AJS MOTOROLA

获取价格

 		LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, CDIP14, CERAM
SN74LS73AN TI

获取价格

 		DUAL J-K FLIP-FLOPS WITH CLEAR
SN74LS73AN-00 TI

获取价格

 		IC LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14, FF
SN74LS73AN-10 TI

获取价格

 		LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14
SN74LS73AN3 ROCHESTER

获取价格

 		J-K Flip-Flop
SN74LS73AND MOTOROLA

获取价格

 		LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14
SN74LS73ANDS MOTOROLA

获取价格

 		LS SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP14
SN74LS73ANE4 TI

获取价格

 		具有清零端的双路 J-K 触发器 | N | 14 | 0 to 70
SN74LS73ANP1 ROCHESTER

获取价格

 		J-K Flip-Flop

与SN74LS73AJD相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证