Datasheet > 逻辑 > 移位寄存器> SN74HC166AIPWRG4Q1

SN74HC166AIPWRG4Q1

更新时间： 2024-11-24 11:07:59

品牌	Logo	应用领域
德州仪器 - TI		光电二极管逻辑集成电路触发器移位寄存器
页数	文件大小	规格书
16页	620K
描述
汽车类 8 位并联负载移位寄存器 \| PW \| 16 \| -40 to 125

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

SN74HC166AIPWRG4Q1 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	TSSOP
包装说明：	TSSOP, TSSOP16,.25	针数：	16
Reach Compliance Code：	compliant	HTS代码：	8542.39.00.01
Factory Lead Time：	12 weeks	风险等级：	5.73
其他特性：	CLOCK INHIBIT	计数方向：	RIGHT
系列：	HC/UH	JESD-30 代码：	R-PDSO-G16
JESD-609代码：	e4	长度：	5 mm
负载电容（CL）：	50 pF	逻辑集成电路类型：	PARALLEL IN SERIAL OUT
最大频率@ Nom-Sup：	25000000 Hz	最大I（ol）：	0.004 A
湿度敏感等级：	1	位数：	8
功能数量：	1	端子数量：	16
最高工作温度：	125 °C	最低工作温度：	-40 °C
输出极性：	TRUE	封装主体材料：	PLASTIC/EPOXY
封装代码：	TSSOP	封装等效代码：	TSSOP16,.25
封装形状：	RECTANGULAR	封装形式：	SMALL OUTLINE, THIN PROFILE, SHRINK PITCH
包装方法：	TR	峰值回流温度（摄氏度）：	260
电源：	2/6 V	最大电源电流（ICC）：	0.08 mA
Prop。Delay @ Nom-Sup：	32 ns	传播延迟（tpd）：	190 ns
认证状态：	Not Qualified	施密特触发器：	No
筛选级别：	AEC-Q100	座面最大高度：	1.2 mm
子类别：	Shift Registers	最大供电电压 (Vsup)：	6 V
最小供电电压 (Vsup)：	2 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	AUTOMOTIVE	端子面层：	Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：	GULL WING	端子节距：	0.65 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
触发器类型：	POSITIVE EDGE	宽度：	4.4 mm
最小 fmax：	29 MHz	Base Number Matches：	1

SN74HC166AIPWRG4Q1 数据手册

浏览型号SN74HC166AIPWRG4Q1的Datasheet PDF文件第2页

浏览型号SN74HC166AIPWRG4Q1的Datasheet PDF文件第3页

浏览型号SN74HC166AIPWRG4Q1的Datasheet PDF文件第4页

浏览型号SN74HC166AIPWRG4Q1的Datasheet PDF文件第5页

浏览型号SN74HC166AIPWRG4Q1的Datasheet PDF文件第6页

浏览型号SN74HC166AIPWRG4Q1的Datasheet PDF文件第7页

ꢀꢁꢂ ꢃ ꢄ ꢅꢆ ꢇꢇ ꢈꢉ ꢊ ꢆ

ꢋ ꢉꢌꢍ ꢎ ꢏꢈꢐꢈ ꢑꢑ ꢒꢑ ꢉꢑ ꢓ ꢈꢔ ꢀꢄ ꢍꢕ ꢎ ꢐꢒ ꢖ ꢍꢀ ꢎꢒ ꢐ

SCLS538A − AUGUST 2003 − REVISED APRIL 2008

Qualified for Automotive Applications

Low Input Current of 1 µA Max

Synchronous Load

ESD Protection Exceeds 2000 V Per

MIL-STD-883, Method 3015; Exceeds 200 V

Using Machine Model (C = 200 pF, R = 0)

Direct Overriding Clear

Parallel-to-Serial Conversion

Wide Operating Voltage Range of 2 V to 6 V

Outputs Can Drive Up To 10 LSTTL Loads

D OR PW PACKAGE

(TOP VIEW)

Low Power Consumption, 80-µA Max I

Typical t = 13 ns

4-mA Output Drive at 5 V

SER

SH/LD

description/ordering information

CLK INH

CLK

This parallel-in or serial-in, serial-out register

features gated clock (CLK, CLK INH) inputs and an

overriding clear (CLR) input. The parallel-in or

serial-in modes are established by the shift/load

GND

CLR

(SH/LD) input. When high, SH/LD enables the serial (SER) data input and couples the eight flip-flops for serial

shifting with each clock (CLK) pulse. When low, the parallel (broadside) data inputs are enabled, and

synchronous loading occurs on the next clock pulse. During parallel loading, serial data flow is inhibited.

Clocking is accomplished on the low-to-high-level edge of CLK through a 2-input positive-NOR gate, permitting

one input to be used as a clock-enable or clock-inhibit function. Holding either CLK or CLK INH high inhibits

clocking; holding either low enables the other clock input. This allows the system clock to be free running, and

the register can be stopped on command with the other clock input. CLK INH should be changed to the high

level only when CLK is high. CLR overrides all other inputs, including CLK, and resets all flip-flops to zero.

{

ORDERING INFORMATION

ORDERABLE

PART NUMBER

TOP-SIDE

MARKING

‡

PACKAGE

SOIC − D

Tape and reel

SN74HC166AIDRQ1

SN74HC166AIPWRQ1

HC166AI

−40°C to 85°C

TSSOP − PW

†

‡

For the most current package and ordering information, see the Package Option Addendum at the end of this

document, or see the TI web site at http://www.ti.com.

Package drawings, thermal data, and symbolization are available at http://www.ti.com/packaging.

Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of

Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.

ꢏ

ꢐ

ꢓ

ꢧ

ꢔ

ꢢ

ꢗ

ꢅ

ꢠ

ꢎ

ꢡ

ꢍ

ꢛ

ꢓ

ꢙ

ꢁ

ꢚ

ꢔ

ꢈ

ꢎ

ꢈ

ꢘ

ꢙ

ꢣ

ꢚ

ꢛ

ꢡ

ꢜ

ꢝ

ꢞ

ꢟ

ꢘ

ꢛ

ꢙ

ꢘ

ꢠ

ꢤ

ꢡ

ꢢ

ꢜ

ꢣ

ꢙ

ꢟ

ꢞ

ꢝ

ꢠ

ꢛ

ꢚ

ꢤ

ꢎꢣ

ꢢ

ꢥ

ꢠ

ꢦ

ꢘ

ꢡ

ꢞ

ꢠ

ꢟ

ꢘ

ꢟ

ꢛ

ꢜ

ꢙ

ꢢ

ꢧ

ꢞ

ꢙ

ꢟ

ꢣ

ꢠ

ꢨ

ꢜ

ꢛ

ꢡ

ꢟ

ꢛ

ꢜ

ꢝ

ꢟ

ꢛ

ꢠ

ꢤ

ꢘ

ꢚ

ꢘ

ꢡ

ꢣ

ꢜ

ꢟ

ꢩ

ꢟ

ꢣ

ꢜ

ꢛ

ꢚ

ꢪ

ꢞ

ꢍ

ꢙ

ꢝ

ꢣ

ꢠ

ꢟ

ꢞ

ꢙ

ꢧ

ꢞ

ꢜ

ꢧ

ꢫ

ꢞ

ꢟ ꢣ ꢠ ꢟꢘ ꢙꢭ ꢛꢚ ꢞ ꢦꢦ ꢤꢞ ꢜ ꢞ ꢝ ꢣ ꢟ ꢣ ꢜ ꢠ ꢨ

ꢜ

ꢞ

ꢙ

ꢟ

ꢬ

ꢨ

ꢏ

ꢜ

ꢛ

ꢧ

ꢢ

ꢡ

ꢟ

ꢘ

ꢛ

ꢙ

ꢤ

ꢜ

ꢛ

ꢡ

ꢣ

ꢠ

ꢘ

ꢙ

ꢭ

ꢧ

ꢛ

ꢣ

ꢠ

ꢙ

ꢛ

ꢟ

ꢙ

ꢣ

ꢡ

ꢣ

ꢠ

ꢞ

ꢜ

ꢘ

ꢦ

ꢬ

ꢘ

ꢙ

ꢡ

ꢦ

ꢢ

ꢧ

ꢣ

POST OFFICE BOX 655303 • DALLAS, TEXAS 75265

12 3 4 5 6 7...16

中文翻译

下载PDF

与SN74HC166AIPWRG4Q1相关器件

型号	品牌	获取价格	描述	数据表
SN74HC166A-Q1	TI	获取价格	汽车类 8 位并联负载移位寄存器
SN74HC166D	TI	获取价格	8-BIT PARALLEL-LOAD SHIFT REGISTERS
SN74HC166D-00	TI	获取价格	HC/UH SERIES, 8-BIT RIGHT PARALLEL IN SERIAL OUT SHIFT REGISTER, TRUE OUTPUT, PDSO16
SN74HC166D3	TI	获取价格	IC IC,SHIFT REGISTER,HC-CMOS,SOP,16PIN,PLASTIC, Shift Register
SN74HC166DBR	TI	获取价格	8-BIT PARALLEL-LOAD SHIFT REGISTERS
SN74HC166DBRE4	TI	获取价格	8-BIT PARALLEL-LOAD SHIFT REGISTERS
SN74HC166DBRG4	TI	获取价格	8-BIT PARALLEL-LOAD SHIFT REGISTERS
SN74HC166DE4	TI	获取价格	8-BIT PARALLEL-LOAD SHIFT REGISTERS
SN74HC166DG4	TI	获取价格	8-BIT PARALLEL-LOAD SHIFT REGISTERS
SN74HC166DR	TI	获取价格	8-BIT PARALLEL-LOAD SHIFT REGISTERS

与SN74HC166AIPWRG4Q1相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

36
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

28
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

56
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

53

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74HC166AIPWRG4Q1

SN74HC166AIPWRG4Q1 技术参数

SN74HC166AIPWRG4Q1 数据手册

与SN74HC166AIPWRG4Q1相关器件

与SN74HC166AIPWRG4Q1相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

SN74HC166AIPWRG4Q1

SN74HC166AIPWRG4Q1 技术参数

SN74HC166AIPWRG4Q1 数据手册

与SN74HC166AIPWRG4Q1相关器件

与SN74HC166AIPWRG4Q1相关文章

您还可以找

您在本页遇到什么问题？