5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> SN74AS74ANE4
SN74AS74ANE4 PDF预览

SN74AS74ANE4

更新时间： 2024-11-15 04:00:55
品牌 Logo 应用领域
德州仪器 - TI 触发器锁存器逻辑集成电路光电二极管
页数 文件大小 规格书
18页 562K
描述
DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET

阅读下载

中文翻译

获取价格

SN74AS74ANE4 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：DIP
包装说明：DIP-14针数：14
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.55Is Samacsys：N
系列：ASJESD-30 代码：R-PDIP-T14
JESD-609代码：e4长度：19.305 mm
负载电容（CL）：50 pF逻辑集成电路类型：D FLIP-FLOP
最大频率@ Nom-Sup：105000000 Hz最大I（ol）：0.02 A
位数：1功能数量：2
端子数量：14最高工作温度：70 °C
最低工作温度：输出极性：COMPLEMENTARY
封装主体材料：PLASTIC/EPOXY封装代码：DIP
封装等效代码：DIP14,.3封装形状：RECTANGULAR
封装形式：IN-LINE包装方法：TUBE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：5 V
最大电源电流（ICC）：16 mA传播延迟（tpd）：9 ns
认证状态：Not Qualified座面最大高度：5.08 mm
子类别：FF/Latches最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：NO技术：TTL
温度等级：COMMERCIAL端子面层：Nickel/Palladium/Gold (Ni/Pd/Au)
端子形式：THROUGH-HOLE端子节距：2.54 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
触发器类型：POSITIVE EDGE宽度：7.62 mm
最小 fmax：105 MHzBase Number Matches：1

SN74AS74ANE4 数据手册

 浏览型号SN74AS74ANE4的Datasheet PDF文件第2页浏览型号SN74AS74ANE4的Datasheet PDF文件第3页浏览型号SN74AS74ANE4的Datasheet PDF文件第4页浏览型号SN74AS74ANE4的Datasheet PDF文件第5页浏览型号SN74AS74ANE4的Datasheet PDF文件第6页浏览型号SN74AS74ANE4的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢄꢅ ꢀ ꢆꢃ ꢄꢇ ꢈ ꢀꢁꢂ ꢃ ꢄꢀꢆ ꢃ ꢄ ꢇꢈꢀ ꢁꢆ ꢃ ꢄꢅ ꢀꢆ ꢃ ꢄ ꢇꢈ ꢀꢁ ꢆꢃ ꢄꢀ ꢆꢃꢄ  
ꢉ ꢊꢄꢅꢈꢋ ꢌ ꢀꢍꢎ ꢍꢏ ꢐꢑꢐꢉ ꢒꢐ ꢑꢎ ꢓꢍꢒ ꢒ ꢐꢓꢐ ꢉꢈꢉ ꢑꢎ ꢔꢋꢐ ꢈꢕ ꢅꢍ ꢋ ꢑ ꢕꢅꢌ ꢋ ꢀ  
ꢖ ꢍꢎ ꢗꢈ ꢘꢅꢐ ꢄꢓꢈꢄꢁꢉꢈ ꢋ ꢓꢐ ꢀ ꢐꢎ  
SDAS143C − APRIL 1982 − REVISED AUGUST 1995  
SN54ALS74A, SN54AS74A . . . J PACKAGE  
SN74ALS74A, SN74AS74A . . . D OR N PACKAGE  
(TOP VIEW)  
• Package Options Include Plastic  
Small-Outline (D) Packages, Ceramic Chip  
Carriers (FK), and Standard Plastic (N) and  
Ceramic (J) 300-mil DIPs  
1CLR  
1D  
1CLK  
1PRE  
1Q  
V
CC  
2CLR  
1
2
3
4
5
6
7
14  
13  
12  
11  
10  
9
TYPICAL MAXIMUM  
CLOCK FREQUENCY  
TYPICAL POWER  
2D  
DISSIPATION  
PER FLIP-FLOP  
(mW)  
TYPE  
2CLK  
2PRE  
2Q  
(C = 50 pF)  
L
(MHz)  
50  
1Q  
GND  
′ALS74A  
′AS74A  
6
2Q  
8
134  
26  
description  
SN54ALS74A, SN54AS74A . . . FK PACKAGE  
(TOP VIEW)  
These devices contain two independent  
positive-edge-triggered D-type flip-flops. A low  
level at the preset (PRE) or clear (CLR) inputs sets  
or resets the outputs regardless of the levels of the  
other inputs. When PRE and CLR are inactive  
(high), data at the data (D) input meeting the  
setup-time requirements are transferred to the  
outputs on the positive-going edge of the clock  
(CLK) pulse. Clock triggering occurs at a voltage  
level and is not directly related to the rise time of  
CLK. Following the hold-time interval, data at the  
D input can be changed without affecting the  
levels at the outputs.  
3
2
1
20 19  
18  
1CLK  
NC  
2D  
17 NC  
4
5
6
7
8
16  
15  
14  
1PRE  
NC  
2CLK  
NC  
1Q  
2PRE  
9 10 11 12 13  
NC − No internal connection  
The SN54ALS74A and SN54AS74A are  
characterized for operation over the full military  
temperature range of −55°C to 125°C. The  
SN74ALS74A and SN74AS74A are characterized  
for operation from 0°C to 70°C.  
FUNCTION TABLE  
INPUTS  
OUTPUTS  
PRE  
L
CLR  
CLK  
X
D
X
X
X
H
L
Q
H
L
Q
L
H
L
H
X
H
†
†
H
L
L
X
H
H
H
H
H
↑
H
L
L
H
↑
H
H
L
X
Q
Q
0
0
†
The output levels in this configuration are not  
specified to meet the minimum levels for V if the  
OH  
lows at PRE and CLR are near V maximum.  
IL  
Furthermore, this configuration is nonstable; that  
is, it does not persist when PRE or CLR returns to  
its inactive (high) level.  
ꢋ
ꢋ
ꢓ
ꢌ
ꢨ
ꢉ
ꢣ
ꢊ
ꢘ
ꢡ
ꢎ
ꢢ
ꢍ
ꢜ
ꢌ
ꢚ
ꢁ
ꢛ
ꢉ
ꢄ
ꢎ
ꢄ
ꢙ
ꢚ
ꢤ
ꢛ
ꢜ
ꢢ
ꢝ
ꢞ
ꢟ
ꢟ
ꢠ
ꢠ
ꢙ
ꢙ
ꢜ
ꢜ
ꢚ
ꢚ
ꢙ
ꢡ
ꢡ
ꢥ
ꢢ
ꢣ
ꢝ
ꢝ
ꢤ
ꢤ
ꢚ
ꢠ
ꢟ
ꢞ
ꢡ
ꢡ
ꢜ
ꢛ
ꢥ
ꢎꢤ  
ꢣ
ꢦ
ꢡ
ꢧ
ꢙ
ꢢ
ꢟ
ꢡ
ꢠ
ꢙ
ꢠ
ꢜ
ꢝ
ꢚ
ꢣ
ꢨ
ꢟ
ꢚ
ꢠ
ꢠ
ꢤ
ꢡ
ꢩ
Copyright 1995, Texas Instruments Incorporated  
ꢝ
ꢜ
ꢢ
ꢠ
ꢜ
ꢝ
ꢞ
ꢠ
ꢜ
ꢡ
ꢥ
ꢙ
ꢛ
ꢙ
ꢢ
ꢤ
ꢝ
ꢠ
ꢪ
ꢠ
ꢤ
ꢝ
ꢜ
ꢛ
ꢫ
ꢟ
ꢍ
ꢚ
ꢞ
ꢤ
ꢡ
ꢠ
ꢟ
ꢚ
ꢨ
ꢟ
ꢝ
ꢨ
ꢬ
ꢟ
ꢠ ꢤ ꢡ ꢠꢙ ꢚꢮ ꢜꢛ ꢟ ꢧꢧ ꢥꢟ ꢝ ꢟ ꢞ ꢤ ꢠ ꢤ ꢝ ꢡ ꢩ  
ꢝ
ꢝ
ꢟ
ꢚ
ꢠ
ꢭ
ꢩ
ꢋ
ꢝ
ꢜ
ꢨ
ꢣ
ꢢ
ꢠ
ꢙ
ꢜ
ꢚ
ꢥ
ꢝ
ꢜ
ꢢ
ꢤ
ꢡ
ꢡ
ꢙ
ꢚ
ꢮ
ꢨ
ꢜ
ꢤ
ꢡ
ꢚ
ꢜ
ꢠ
ꢚ
ꢤ
ꢢ
ꢤ
ꢡ
ꢡ
ꢟ
ꢝ
ꢙ
ꢧ
ꢭ
ꢙ
ꢚ
ꢢ
ꢧ
ꢣ
ꢨ
ꢤ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251−1443  
1234567...18

中文翻译

下载PDF

SN74AS74ANE4 替代型号

型号 品牌 替代类型 描述 数据表
SN74AS74AN TI

类似代替

 DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET
SN74LS73ADR TI

功能相似

 暂无描述
SN74LS73AD TI

功能相似

 DUAL J-K FLIP-FLOPS WITH CLEAR

与SN74AS74ANE4相关器件

型号 品牌 获取价格 描述 数据表
SN74AS74ANSR TI

获取价格

 		DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET
SN74AS74ANSRE4 TI

获取价格

 		DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET
SN74AS74ANSRG4 TI

获取价格

 		DUAL POSITIVE-EDGE-TRIGGERED D-TYPE FLIP-FLOPS WITH CLEAR AND PRESET
SN74AS74D TI

获取价格

 		Dual Positive-Edge-Triggered D-Type Flip-Flops With Clear And Preset 14-SOIC 0 to 70
SN74AS74DR TI

获取价格

 		Dual Positive-Edge-Triggered D-Type Flip-Flops With Clear And Preset 14-SOIC 0 to 70
SN74AS74J4 TI

获取价格

 		SN74AS74J4
SN74AS74N3 TI

获取价格

 		Dual Positive-Edge-Triggered D-Type Flip-Flops With Clear And Preset 14-PDIP 0 to 70
SN74AS74NP1 TI

获取价格

 		IC,FLIP-FLOP,DUAL,D TYPE,AS-TTL,DIP,14PIN,PLASTIC
SN74AS756 TI

获取价格

 		OCTAL BUFFERS AND LINE DRIVERS WITH OPEN-COLLECTOR OUTPUTS
SN74AS756DW TI

获取价格

 		OCTAL BUFFERS AND LINE DRIVERS WITH OPEN-COLLECTOR OUTPUTS

与SN74AS74ANE4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证