5秒后页面跳转
捷配首页

Datasheet > SN74AS286DRG4
SN74AS286DRG4 PDF预览

SN74AS286DRG4

更新时间： 2024-11-14 21:16:07
品牌 Logo 应用领域
德州仪器 - TI 光电二极管输出元件逻辑集成电路
页数 文件大小 规格书
15页 430K
描述
9-Bit Parity Generators/Checkers With Bus-Driver Parity I/O Ports 14-SOIC 0 to 70

阅读下载

中文翻译

获取价格

SN74AS286DRG4 技术参数

是否无铅： 含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：SOIC
包装说明：SOP, SOP14,.25针数：14
Reach Compliance Code：unknownHTS代码：8542.39.00.01
风险等级：5.56其他特性：EVEN PARITY GENERATOR; ODD/EVEN PARITY CHECKER; WITH PARITY I/O AND ACTIVE LOW PARITY ERROR OUTPUT
系列：ASJESD-30 代码：R-PDSO-G14
长度：8.65 mm负载电容（CL）：50 pF
逻辑集成电路类型：PARITY GENERATOR/CHECKER位数：9
功能数量：1端子数量：14
最高工作温度：70 °C最低工作温度：
输出特性：3-STATE输出极性：TRUE
封装主体材料：PLASTIC/EPOXY封装代码：SOP
封装等效代码：SOP14,.25封装形状：RECTANGULAR
封装形式：SMALL OUTLINE峰值回流温度（摄氏度）：NOT SPECIFIED
电源：5 V最大电源电流（ICC）：43 mA
传播延迟（tpd）：14 ns认证状态：Not Qualified
座面最大高度：1.75 mm子类别：Arithmetic Circuits
最大供电电压 (Vsup)：5.5 V最小供电电压 (Vsup)：4.5 V
标称供电电压 (Vsup)：5 V表面贴装：YES
技术：TTL温度等级：COMMERCIAL
端子形式：GULL WING端子节距：1.27 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：3.9 mmBase Number Matches：1

SN74AS286DRG4 数据手册

 浏览型号SN74AS286DRG4的Datasheet PDF文件第2页浏览型号SN74AS286DRG4的Datasheet PDF文件第3页浏览型号SN74AS286DRG4的Datasheet PDF文件第4页浏览型号SN74AS286DRG4的Datasheet PDF文件第5页浏览型号SN74AS286DRG4的Datasheet PDF文件第6页浏览型号SN74AS286DRG4的Datasheet PDF文件第7页 
ꢀꢁꢂ ꢃ ꢄꢀ ꢅ ꢆ ꢇꢈ ꢉꢀ ꢁꢊ ꢃꢄ ꢀ ꢅꢆ ꢇ  
ꢋ ꢌꢍꢎ ꢏꢉ ꢐꢄꢑꢎ ꢏ ꢒꢉꢓ ꢔ ꢁꢔꢑꢄꢏꢕ ꢑꢀꢖ ꢗꢘꢔ ꢗꢙ ꢔ ꢑꢀ  
ꢚ ꢎꢏ ꢘꢉ ꢍꢛꢀꢌꢜꢑ ꢎꢝ ꢔꢑꢉ ꢐꢄꢑꢎ ꢏ ꢒꢉ ꢎꢖ ꢕ ꢉ ꢐꢕ ꢑ ꢏ  
SDAS050B − DECEMBER 1983 − REVISED DECEMBER 1994  
SN54AS286 . . . J PACKAGE  
SN74AS286 . . . D OR N PACKAGE  
(TOP VIEW)  
• Generate Either Odd or Even Parity for  
Nine Data Lines  
• Cascadable for n-Bit Parity  
• Direct Bus Connection for Parity  
Generation or Checking by Using the  
Parity I/O Port  
G
V
F
E
1
2
3
4
5
6
7
14  
13  
12  
11  
10  
9
CC  
H
XMIT  
I
D
C
B
A
• Glitch-Free Bus During Power Up/Down  
PARITY ERROR  
PARITY I/O  
GND  
• Package Options Include Plastic  
Small-Outline (D) Packages, Ceramic Chip  
Carriers (FK), and Standard Plastic (N) and  
Ceramic (J) 300-mil DIPs  
8
SN54AS286 . . . FK PACKAGE  
(TOP VIEW)  
description  
The SN54AS286 and SN74AS286 universal 9-bit  
parity generators/checkers feature a local output  
for parity checking and a 48-mA bus-driving  
parity input/output (I/O) port for parity  
generation/checking. The word-length capability  
is easily expanded by cascading.  
3
2
1
20 19  
18  
E
XMIT  
4
5
6
7
8
NC  
D
NC  
17  
16  
15  
14  
I
NC  
NC  
C
The transmit (XMIT) control input is implemented  
specifically to accommodate cascading. When  
XMIT is low, the parity tree is disabled and  
PARITY ERROR remains at a high logic level  
regardless of the input levels. When XMIT is high,  
the parity tree is enabled. PARITY ERROR  
indicates a parity error when either an even  
number of inputs (A−I) are high and PARITY I/O  
is forced to a low logic level, or when an odd  
number of inputs are high and PARITY I/O is  
forced to a high logic level.  
PARITY ERROR  
9 10 11 12 13  
NC − No internal connection  
The I/O control circuitry was designed so that the I/O port remains in the high-impedance state during power up  
or power down to prevent bus glitches.  
The SN54AS286 is characterized for operation over the full military temperature range of −55°C to 125°C. The  
SN74AS286 is characterized for operation from 0°C to 70°C.  
FUNCTION TABLE  
NUMBER OF INPUTS  
PARITY  
I/O  
PARITY  
ERROR  
(A−I) THAT  
ARE HIGH  
XMIT  
0, 2, 4, 6, 8  
1, 3, 5, 7, 9  
l
H
L
h
l
H
H
H
L
l
h
h
h
h
0, 2, 4, 6, 8  
1, 3, 5, 7, 9  
h
l
L
H
h = high input level  
H = high output level  
l = low input level  
L = low output level  
ꢐ
ꢐ
ꢑ
ꢕ
ꢭ
ꢜ
ꢨ
ꢛ
ꢗ
ꢦ
ꢏ
ꢧ
ꢎ
ꢡ
ꢕ
ꢟ
ꢁ
ꢠ
ꢜ
ꢄ
ꢏ
ꢄ
ꢞ
ꢟ
ꢩ
ꢠ
ꢡ
ꢧ
ꢢ
ꢣ
ꢤ
ꢤ
ꢥ
ꢥ
ꢞ
ꢞ
ꢡ
ꢡ
ꢟ
ꢟ
ꢞ
ꢦ
ꢦ
ꢪ
ꢧ
ꢨ
ꢢ
ꢢ
ꢩ
ꢩ
ꢟ
ꢥ
ꢤ
ꢣ
ꢦ
ꢦ
ꢡ
ꢠ
ꢪ
ꢏꢩ  
ꢨ
ꢫ
ꢦ
ꢬ
ꢞ
ꢧ
ꢤ
ꢦ
ꢥ
ꢞ
ꢥ
ꢡ
ꢢ
ꢟ
ꢨ
ꢭ
ꢤ
ꢟ
ꢥ
ꢥ
ꢩ
ꢦ
ꢮ
Copyright 1994, Texas Instruments Incorporated  
ꢢ
ꢡ
ꢧ
ꢥ
ꢡ
ꢢ
ꢣ
ꢥ
ꢡ
ꢦ
ꢪ
ꢞ
ꢠ
ꢞ
ꢧ
ꢩ
ꢢ
ꢥ
ꢯ
ꢥ
ꢩ
ꢢ
ꢡ
ꢠ
ꢰ
ꢤ
ꢎ
ꢟ
ꢣ
ꢩ
ꢦ
ꢥ
ꢤ
ꢟ
ꢭ
ꢤ
ꢢ
ꢭ
ꢱ
ꢤ
ꢥ ꢩ ꢦ ꢥꢞ ꢟꢳ ꢡꢠ ꢤ ꢬꢬ ꢪꢤ ꢢ ꢤ ꢣ ꢩ ꢥ ꢩ ꢢ ꢦ ꢮ  
ꢢ
ꢢ
ꢤ
ꢟ
ꢥ
ꢲ
ꢮ
ꢐ
ꢢ
ꢡ
ꢭ
ꢨ
ꢧ
ꢥ
ꢞ
ꢡ
ꢟ
ꢪ
ꢢ
ꢡ
ꢧ
ꢩ
ꢦ
ꢦ
ꢞ
ꢟ
ꢳ
ꢭ
ꢡ
ꢩ
ꢦ
ꢟ
ꢡ
ꢥ
ꢟ
ꢩ
ꢧ
ꢩ
ꢦ
ꢦ
ꢤ
ꢢ
ꢞ
ꢬ
ꢲ
ꢞ
ꢟ
ꢧ
ꢬ
ꢨ
ꢭ
ꢩ
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
POST OFFICE BOX 1443 • HOUSTON, TEXAS 77251−1443  
1234567...15

中文翻译

下载PDF

SN74AS286DRG4 替代型号

型号 品牌 替代类型 描述 数据表
SN74AS286N TI

完全替代

 9-BIT PARITY GENERATORS/CHECKERS WITH BUS-DRIVER PARITY I/O PORT

与SN74AS286DRG4相关器件

型号 品牌 获取价格 描述 数据表
SN74AS286FN TI

获取价格

 		IC AS SERIES, 9-BIT PARITY GENERATOR/CHECKER, TRUE OUTPUT, PQCC20, Arithmetic Circuit
SN74AS286FN-00 TI

获取价格

 		AS SERIES, 9-BIT PARITY GENERATOR/CHECKER, TRUE OUTPUT, PQCC20
SN74AS286FN3 TI

获取价格

 		IC,PARITY GENERATOR/CHECKER,AS-TTL,LDCC,20PIN,PLASTIC
SN74AS286J TI

获取价格

 		IC,PARITY GENERATOR/CHECKER,AS-TTL,DIP,14PIN,CERAMIC
SN74AS286J4 TI

获取价格

 		IC,PARITY GENERATOR/CHECKER,AS-TTL,DIP,14PIN,CERAMIC
SN74AS286JP4 TI

获取价格

 		IC,PARITY GENERATOR/CHECKER,AS-TTL,DIP,14PIN,CERAMIC
SN74AS286N TI

获取价格

 		9-BIT PARITY GENERATORS/CHECKERS WITH BUS-DRIVER PARITY I/O PORT
SN74AS286N1 TI

获取价格

 		IC,PARITY GENERATOR/CHECKER,AS-TTL,DIP,14PIN,PLASTIC
SN74AS286N-10 TI

获取价格

 		AS SERIES, 9-BIT PARITY GENERATOR/CHECKER, TRUE OUTPUT, PDIP14
SN74AS286N3 TI

获取价格

 		AS SERIES, 9-BIT PARITY GENERATOR/CHECKER, TRUE OUTPUT, PDIP14

与SN74AS286DRG4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证