5秒后页面跳转
捷配首页

Datasheet > 逻辑 > 触发器/锁存器> SN74AS174DRE4
SN74AS174DRE4 PDF预览

SN74AS174DRE4

更新时间： 2024-11-14 05:17:43
品牌 Logo 应用领域
德州仪器 - TI 触发器锁存器逻辑集成电路光电二极管
页数 文件大小 规格书
17页 526K
描述
HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR

阅读下载

中文翻译

获取价格

SN74AS174DRE4 技术参数

是否无铅：不含铅是否Rohs认证：符合
生命周期：Obsolete零件包装代码：SOIC
包装说明：GREEN, PLASTIC, MS-012AC, SOIC-16针数：16
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.57Is Samacsys：N
系列：ASJESD-30 代码：R-PDSO-G16
长度：9.9 mm负载电容（CL）：50 pF
逻辑集成电路类型：D FLIP-FLOP位数：6
功能数量：1端子数量：16
最高工作温度：70 °C最低工作温度：
输出极性：TRUE封装主体材料：PLASTIC/EPOXY
封装代码：SOP封装等效代码：SOP16,.25
封装形状：RECTANGULAR封装形式：SMALL OUTLINE
包装方法：TAPE AND REEL峰值回流温度（摄氏度）：NOT SPECIFIED
最大电源电流（ICC）：45 mA传播延迟（tpd）：10 ns
认证状态：Not Qualified座面最大高度：1.75 mm
子类别：FF/Latches最大供电电压 (Vsup)：5.5 V
最小供电电压 (Vsup)：4.5 V标称供电电压 (Vsup)：5 V
表面贴装：YES技术：TTL
温度等级：COMMERCIAL端子形式：GULL WING
端子节距：1.27 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED触发器类型：POSITIVE EDGE
宽度：3.9 mm最小 fmax：100 MHz
Base Number Matches：1

SN74AS174DRE4 数据手册

 浏览型号SN74AS174DRE4的Datasheet PDF文件第2页浏览型号SN74AS174DRE4的Datasheet PDF文件第3页浏览型号SN74AS174DRE4的Datasheet PDF文件第4页浏览型号SN74AS174DRE4的Datasheet PDF文件第5页浏览型号SN74AS174DRE4的Datasheet PDF文件第6页浏览型号SN74AS174DRE4的Datasheet PDF文件第7页 
SN54ALS174, SN54ALS175, SN54AS174, SN54AS175B  
SN74ALS174, SN74ALS175, SN74AS174, SN74AS175B  
HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR  
SDAS207E - APRIL 1982 - REVISED MAY 2002  
’ALS174 and ’AS174 Contain Six Flip-Flops  
With Single-Rail Outputs  
Applications Include:  
– Buffer/Storage Registers  
– Shift Registers  
’ALS175 and ’AS175B Contain Four  
Flip-Flops With Double-Rail Outputs  
– Pattern Generators  
Fully Buffered Outputs for Maximum  
Isolation From External Disturbances  
(’AS Only)  
Buffered Clock and Direct-Clear Inputs  
SN54ALS174 . . . J OR W PACKAGE  
SN54AS174 . . . J PACKAGE  
SN54ALS175 . . . J OR W PACKAGE  
SN54AS175B . . . J PACKAGE  
SN74ALS174, SN74AS174 . . . D , N, OR NS PACKAGE  
(TOP VIEW)  
SN74ALS175, SN74AS175B . . . D, N, OR NS PACKAGE  
(TOP VIEW)  
CLR  
1Q  
1Q  
1D  
2D  
2Q  
2Q  
GND  
V
CC  
CLR  
1Q  
1D  
2D  
2Q  
3D  
3Q  
GND  
V
CC  
1
2
3
4
5
6
7
8
16  
15  
14  
13  
12  
11  
10  
9
1
2
3
4
5
6
7
8
16  
15  
14  
13  
12  
11  
10  
9
4Q  
4Q  
4D  
3D  
3Q  
3Q  
CLK  
6Q  
6D  
5D  
5Q  
4D  
4Q  
CLK  
SN54ALS174, SN54AS174 . . . FK PACKAGE  
(TOP VIEW)  
SN54ALS175 . . . FK PACKAGE  
(TOP VIEW)  
3
2
1
20 19  
18 6D  
3
2
1
20 19  
18 4Q  
1D  
2D  
NC  
2Q  
3D  
1Q  
1D  
NC  
2D  
2Q  
4
5
6
7
8
4
5
6
7
8
17  
16  
15  
14  
17  
16  
15  
14  
5D  
NC  
5Q  
4D  
4D  
NC  
3D  
3Q  
9 10 11 12 13  
9 10 11 12 13  
NC – No internal connection  
description  
These positive-edge-triggered flip-flops utilize TTL circuitry to implement D-type flip-flop logic. All have a  
direct-clear (CLR) input. The ’ALS175 and ’AS175B feature complementary outputs from each flip-flop.  
Information at the data (D) inputs meeting the setup-time requirements is transferred to the outputs on the  
positive-going edge of the clock pulse. Clock triggering occurs at a particular voltage level and is not directly  
related to the transition time of the positive-going pulse. When the clock (CLK) input is at either the high or low  
level, the D-input signal has no effect at the output.  
These circuits are fully compatible for use with most TTL circuits.  
Please be aware that an important notice concerning availability, standard warranty, and use in critical applications of  
Texas Instruments semiconductor products and disclaimers thereto appears at the end of this data sheet.  
Copyright 2002, Texas Instruments Incorporated  
On products compliant to MIL-PRF-38535, all parameters are tested  
PRODUCTION DATA information is current as of publication date.  
Products conform to specifications per the terms of Texas Instruments  
standard warranty. Production processing does not necessarily include  
unless otherwise noted. On all other products, production  
testing of all parameters.  
processing does not necessarily include testing of all parameters.  
1
POST OFFICE BOX 655303 • DALLAS, TEXAS 75265  
1234567...17

中文翻译

下载PDF

与SN74AS174DRE4相关器件

型号 品牌 获取价格 描述 数据表
SN74AS174DRG4 TI

获取价格

 		HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR
SN74AS174FN TI

获取价格

 		IC,FLIP-FLOP,HEX,D TYPE,AS-TTL,LDCC,20PIN,PLASTIC
SN74AS174FN-00 TI

获取价格

 		AS SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PQCC20
SN74AS174FN3 TI

获取价格

 		IC,FLIP-FLOP,HEX,D TYPE,AS-TTL,LDCC,20PIN,PLASTIC
SN74AS174J TI

获取价格

 		IC,FLIP-FLOP,HEX,D TYPE,AS-TTL,DIP,16PIN,CERAMIC
SN74AS174JP4 TI

获取价格

 		IC,FLIP-FLOP,HEX,D TYPE,AS-TTL,DIP,16PIN,CERAMIC
SN74AS174N TI

获取价格

 		HEX/QUADRUPLE D-TYPE FLIP-FLOPS WITH CLEAR
SN74AS174N1 TI

获取价格

 		IC,FLIP-FLOP,HEX,D TYPE,AS-TTL,DIP,16PIN,PLASTIC
SN74AS174N-10 TI

获取价格

 		AS SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDIP16
SN74AS174N3 TI

获取价格

 		AS SERIES, POSITIVE EDGE TRIGGERED D FLIP-FLOP, TRUE OUTPUT, PDIP16

与SN74AS174DRE4相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证