Datasheet > PLX448M-65

PLX448M-65

更新时间： 2024-01-01 00:57:51

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

PLX448M-65 技术参数

是否Rohs认证：	不符合	生命周期：	Active
包装说明：	0.300 INCH, WINDOWED, CERDIP-24	Reach Compliance Code：	unknown
ECCN代码：	3A001.A.2.C	HTS代码：	8542.39.00.01
风险等级：	5.39	其他特性：	PAL WITH MACROCELLS; 8 MACROCELLS; 2 EXTERNAL CLOCKS; SHARED INPUT/CLOCK
架构：	PAL-TYPE	最大时钟频率：	11.1 MHz
JESD-30 代码：	R-GDIP-T24	JESD-609代码：	e0
长度：	32.2 mm	专用输入次数：	9
I/O 线路数量：	8	输入次数：	26
输出次数：	8	产品条款数：	88
端子数量：	24	最高工作温度：	125 °C
最低工作温度：	-55 °C	组织：	9 DEDICATED INPUTS, 8 I/O
输出函数：	MACROCELL	封装主体材料：	CERAMIC, GLASS-SEALED
封装代码：	WDIP	封装等效代码：	DIP24,.3
封装形状：	RECTANGULAR	封装形式：	IN-LINE, WINDOW
峰值回流温度（摄氏度）：	NOT SPECIFIED	电源：	5 V
可编程逻辑类型：	UV PLD	传播延迟：	65 ns
认证状态：	Not Qualified	座面最大高度：	5.3 mm
子类别：	Programmable Logic Devices	最大供电电压：	5.5 V
最小供电电压：	4.5 V	标称供电电压：	5 V
表面贴装：	NO	技术：	CMOS
温度等级：	MILITARY	端子面层：	Tin/Lead (Sn/Pb)
端子形式：	THROUGH-HOLE	端子节距：	2.54 mm
端子位置：	DUAL	处于峰值回流温度下的最长时间：	NOT SPECIFIED
宽度：	7.62 mm

12 3 4 5 6 7...12

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
PLX448P-45	ETC	获取价格	UV-Erasable/OTP PLD
PLX464-25	ETC	获取价格	UV-Erasable/OTP PLD
PLX464-35	ETC	获取价格	UV-Erasable/OTP PLD
PLX464-45	ETC	获取价格	UV-Erasable/OTP PLD
PLX464I-45	ETC	获取价格	UV-Erasable/OTP PLD
PLX464I-55	ETC	获取价格	UV-Erasable/OTP PLD
PLX464M-55	ETC	获取价格	UV-Erasable/OTP PLD
PLX464P-45	ETC	获取价格	UV-Erasable/OTP PLD
PLX9030	ETC	获取价格	SmartTarget I/O Accelerator\|PCI9030 Design Note Rev.1.0
PLX9050	ETC	获取价格	Target Chip\|PCI9050 Errata Rev. 1.3