5秒后页面跳转
P4C1024-55C6M PDF预览

P4C1024-55C6M

更新时间: 2024-01-09 14:05:36
品牌 Logo 应用领域
PYRAMID 静态存储器内存集成电路
页数 文件大小 规格书
14页 923K
描述
Standard SRAM, 128KX8, 55ns, CMOS, CDIP32, 0.600 INCH, SIDE BRAZED, CERAMIC, DIP-32

P4C1024-55C6M 技术参数

是否无铅: 含铅是否Rohs认证: 不符合
生命周期:Active零件包装代码:DIP
包装说明:DIP,针数:32
Reach Compliance Code:compliantECCN代码:3A001.A.2.C
HTS代码:8542.32.00.41风险等级:5.09
最长访问时间:55 nsJESD-30 代码:R-CDIP-T32
JESD-609代码:e0内存密度:1048576 bit
内存集成电路类型:STANDARD SRAM内存宽度:8
功能数量:1端子数量:32
字数:131072 words字数代码:128000
工作模式:ASYNCHRONOUS最高工作温度:125 °C
最低工作温度:-55 °C组织:128KX8
封装主体材料:CERAMIC, METAL-SEALED COFIRED封装代码:DIP
封装形状:RECTANGULAR封装形式:IN-LINE
并行/串行:PARALLEL峰值回流温度(摄氏度):NOT SPECIFIED
认证状态:Not Qualified座面最大高度:5.715 mm
最大供电电压 (Vsup):5.5 V最小供电电压 (Vsup):4.5 V
标称供电电压 (Vsup):5 V表面贴装:NO
技术:CMOS温度等级:MILITARY
端子面层:TIN LEAD端子形式:THROUGH-HOLE
端子节距:2.54 mm端子位置:DUAL
处于峰值回流温度下的最长时间:NOT SPECIFIED宽度:15.24 mm

P4C1024-55C6M 数据手册

 浏览型号P4C1024-55C6M的Datasheet PDF文件第1页浏览型号P4C1024-55C6M的Datasheet PDF文件第2页浏览型号P4C1024-55C6M的Datasheet PDF文件第4页浏览型号P4C1024-55C6M的Datasheet PDF文件第5页浏览型号P4C1024-55C6M的Datasheet PDF文件第6页浏览型号P4C1024-55C6M的Datasheet PDF文件第7页 
P4C1024  
POWER DISSIPATION CHARACTERISTICS VS. SPEED  
Temperature  
Range  
Symbol  
Parameter  
-15 -20 -25 -35 -45 -55 -70 -85 -100 -120 Unit  
Commercial  
190 160 150 145 N/A N/A N/A N/A N/A N/A mA  
N/A 175 165 160 155 N/A N/A N/A N/A N/A mA  
N/A 150 140 135 130 125 115 110 105 100 mA  
Dynamic  
Operating  
Current*  
ICC  
Industrial  
Military  
*VCC = 5.5V. Tested with outputs open. f = Max. Switching inputs are 0V and 3V. CE1 = VIL, CE2 = VIH, OE = VIH  
DATA RETENTION CHARACTERISTICS (P4C1024L, Military Temperature Only)  
Typ.*  
VCC=  
2.0V  
Max  
VCC=  
2.0V  
Symbol  
Parameter  
Test Condition  
Min  
Unit  
3.0V  
3.0V  
VDR  
VCC for Data Retention  
Data Retention Current  
2.0  
V
ICCDR  
50  
200  
400  
600  
µA  
CE1 VCC – 0.2V or  
CE2 0.2V, VIN VCC – 0.2V  
or VIN 0.2V  
tCDR  
Chip Deselect to  
ns  
ns  
0
Data Retention Time  
Operation Recovery Time  
§
tR  
tRC  
*TA = +25°C  
§
tRC = Read Cycle Time  
This parameter is guaranteed but not tested.  
DATA RETENTION WAVEFORM  
Document # SRAM124 REV C  
Page 3 of 14  

与P4C1024-55C6M相关器件

型号 品牌 描述 获取价格 数据表
P4C1024-55CJMB PYRAMID Standard SRAM, 128KX8, 55ns, CMOS, CDSO32, CERAMIC, SOJ-32

获取价格

P4C1024-55FM PYRAMID Standard SRAM, 128KX8, 55ns, CMOS, CDFP32, CERPACK-32

获取价格

P4C1024-55L32M PYRAMID Standard SRAM, 128KX8, 55ns, CMOS, CQCC32, 0.450 X 0.550 INCH, HERMETIC SEALED, LCC-32

获取价格

P4C1024-55L32MB PYRAMID Standard SRAM, 128KX8, 55ns, CMOS, CQCC32, 0.450 X 0.550 INCH, HERMETIC SEALED, LCC-32

获取价格

P4C1024-70C6M PYRAMID Standard SRAM, 128KX8, 70ns, CMOS, CDIP32, 0.600 INCH, SIDE BRAZED, CERAMIC, DIP-32

获取价格

P4C1024-70C6MB PYRAMID Standard SRAM, 128KX8, 70ns, CMOS, CDIP32, 0.600 INCH, SIDE BRAZED, CERAMIC, DIP-32

获取价格