Datasheet > NC7WP07L6X

NC7WP07L6X

更新时间： 2024-01-05 18:05:02

品牌	Logo	应用领域
飞兆/仙童 - FAIRCHILD		/
页数	文件大小	规格书
9页	179K
描述
TinyLogic-R ULP Dual Buffer (Open Drain Output) (Preliminary)

阅读下载

中文翻译

获取价格

如果您发现信息不准确，欢迎纠错

NC7WP07L6X 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	SOIC	包装说明：	VSON, SOLCC6,.04,20
针数：	6	Reach Compliance Code：	compliant
HTS代码：	8542.39.00.01	风险等级：	5.71
系列：	P	JESD-30 代码：	R-XDSO-N6
长度：	1.45 mm	负载电容（CL）：	30 pF
逻辑集成电路类型：	BUFFER	最大I（ol）：	0.0005 A
功能数量：	2	输入次数：	1
端子数量：	6	最高工作温度：	85 °C
最低工作温度：	-40 °C	输出特性：	OPEN-DRAIN
封装主体材料：	UNSPECIFIED	封装代码：	VSON
封装等效代码：	SOLCC6,.04,20	封装形状：	RECTANGULAR
封装形式：	SMALL OUTLINE, VERY THIN PROFILE	包装方法：	TAPE AND REEL
电源：	1.2/3.3 V	Prop。Delay @ Nom-Sup：	43 ns
传播延迟（tpd）：	43 ns	认证状态：	Not Qualified
施密特触发器：	NO	座面最大高度：	0.55 mm
子类别：	Gates	最大供电电压 (Vsup)：	3.6 V
最小供电电压 (Vsup)：	0.9 V	标称供电电压 (Vsup)：	1.2 V
表面贴装：	YES	技术：	CMOS
温度等级：	INDUSTRIAL	端子形式：	NO LEAD
端子节距：	0.5 mm	端子位置：	DUAL
宽度：	1 mm

Preliminary

Tape and Reel Specification

TAPE FORMAT for SC70

Package

Tape

Section

Number

Cavities

125 (typ)

3000

Cavity

Status

Empty

Filled

Cover Tape

Status

Designator

Leader (Start End)

Carrier

Sealed

P6X

Sealed

Trailer (Hub End)

75 (typ)

Empty

Sealed

TAPE DIMENSIONS inches (millimeters)

www.fairchildsemi.com

1...3 4 567 8 9

中文翻译

下载PDF

型号	品牌	获取价格	描述	数据表
NC7WP07P6X	FAIRCHILD	获取价格	TinyLogic-R ULP Dual Buffer (Open Drain Output) (Preliminary)
NC7WP08	FAIRCHILD	获取价格	TinyLogic ULP Dual 2-Input AND Gate
NC7WP08_05	FAIRCHILD	获取价格	TinyLogic ULP Dual 2-Input AND Gate
NC7WP08K8X	FAIRCHILD	获取价格	TinyLogic ULP Dual 2-Input AND Gate
NC7WP08K8X	ONSEMI	获取价格	TinyLogic ULP 双 2 输入 AND 门极
NC7WP08K8X_NL	FAIRCHILD	获取价格	AND Gate, P Series, 2-Func, 2-Input, CMOS, PDSO8, 3.10 MM, MO-187CA, US-8
NC7WP08L8X	FAIRCHILD	获取价格	TinyLogic ULP Dual 2-Input AND Gate
NC7WP08L8X	ONSEMI	获取价格	TinyLogic ULP 双 2 输入 AND 门极
NC7WP125	FAIRCHILD	获取价格	TinyLogic ULP Buffer with 3-STATE Output
NC7WP125K8X	FAIRCHILD	获取价格	TinyLogic ULP Buffer with 3-STATE Output