5秒后页面跳转
N74F113D-T PDF预览

N74F113D-T

更新时间: 2024-09-28 20:33:39
品牌 Logo 应用领域
恩智浦 - NXP 光电二极管输出元件
页数 文件大小 规格书
10页 81K
描述
IC F/FAST SERIES, DUAL NEGATIVE EDGE TRIGGERED J-K FLIP-FLOP, COMPLEMENTARY OUTPUT, PDSO14, PLASTIC, SO-14, FF/Latch

N74F113D-T 技术参数

是否Rohs认证: 符合生命周期:Obsolete
零件包装代码:SOIC包装说明:PLASTIC, SO-14
针数:14Reach Compliance Code:unknown
HTS代码:8542.39.00.01风险等级:5.84
系列:F/FASTJESD-30 代码:R-PDSO-G14
长度:8.65 mm负载电容(CL):50 pF
逻辑集成电路类型:J-K FLIP-FLOP位数:2
功能数量:2端子数量:14
最高工作温度:70 °C最低工作温度:
输出极性:COMPLEMENTARY封装主体材料:PLASTIC/EPOXY
封装代码:SOP封装形状:RECTANGULAR
封装形式:SMALL OUTLINE峰值回流温度(摄氏度):260
最大电源电流(ICC):21 mA传播延迟(tpd):7 ns
认证状态:Not Qualified座面最大高度:1.75 mm
最大供电电压 (Vsup):5.5 V最小供电电压 (Vsup):4.5 V
标称供电电压 (Vsup):5 V表面贴装:YES
技术:TTL温度等级:COMMERCIAL
端子形式:GULL WING端子节距:1.27 mm
端子位置:DUAL处于峰值回流温度下的最长时间:40
触发器类型:NEGATIVE EDGE宽度:3.9 mm
最小 fmax:80 MHzBase Number Matches:1

N74F113D-T 数据手册

 浏览型号N74F113D-T的Datasheet PDF文件第2页浏览型号N74F113D-T的Datasheet PDF文件第3页浏览型号N74F113D-T的Datasheet PDF文件第4页浏览型号N74F113D-T的Datasheet PDF文件第5页浏览型号N74F113D-T的Datasheet PDF文件第6页浏览型号N74F113D-T的Datasheet PDF文件第7页 
INTEGRATED CIRCUITS  
74F113  
Dual J-K negative edge-triggered  
flip-flops without reset  
Product specification  
IC15 Data Handbook  
1991 Feb 14  
Philips  
Semiconductors  

与N74F113D-T相关器件

型号 品牌 获取价格 描述 数据表
N74F113N NXP

获取价格

Dual J-K negative edge-triggered flip-flops without reset
N74F113N,602 NXP

获取价格

N74F113N
N74F113N-B ETC

获取价格

J-K-Type Flip-Flop
N74F114D NXP

获取价格

Dual J-K negative edge-triggered flip-flop with common clock and reset
N74F114DB PHILIPS

获取价格

J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, PDSO14
N74F114D-T PHILIPS

获取价格

J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, PDSO14,
N74F114N NXP

获取价格

Dual J-K negative edge-triggered flip-flop with common clock and reset
N74F114N-B PHILIPS

获取价格

J-K Flip-Flop, 2-Func, Negative Edge Triggered, TTL, PDIP14
N74F11D NXP

获取价格

Triple 3-input NAND gate
N74F11D,602 NXP

获取价格

74F11 - Triple 3-input AND gate SOIC 14-Pin