5秒后页面跳转
捷配首页

Datasheet > 暂无类别数据> MM74HC107N
MM74HC107N PDF预览

MM74HC107N

更新时间： 2024-11-30 05:08:31
品牌 Logo 应用领域
美国国家半导体 - NSC 触发器锁存器逻辑集成电路光电二极管
页数 文件大小 规格书
6页 130K
描述
MM54HC107/MM74HC107 Dual J-K Flip-Flops with Clear

阅读下载

中文翻译

获取价格

MM74HC107N 技术参数

是否Rohs认证：不符合生命周期：Obsolete
包装说明：PLASTIC, DIP-14Reach Compliance Code：unknown
HTS代码：8542.39.00.01风险等级：5.84
Is Samacsys：N系列：HC/UH
JESD-30 代码：R-PDIP-T14JESD-609代码：e0
长度：19.18 mm负载电容（CL）：50 pF
逻辑集成电路类型：J-K FLIP-FLOP位数：2
功能数量：2端子数量：14
最高工作温度：85 °C最低工作温度：-40 °C
输出极性：COMPLEMENTARY封装主体材料：PLASTIC/EPOXY
封装代码：DIP封装等效代码：DIP14,.3
封装形状：RECTANGULAR封装形式：IN-LINE
峰值回流温度（摄氏度）：NOT SPECIFIED电源：2/6 V
传播延迟（tpd）：32 ns认证状态：Not Qualified
座面最大高度：5.08 mm子类别：FF/Latches
最大供电电压 (Vsup)：6 V最小供电电压 (Vsup)：2 V
标称供电电压 (Vsup)：5 V表面贴装：NO
技术：CMOS温度等级：INDUSTRIAL
端子面层：Tin/Lead (Sn/Pb)端子形式：THROUGH-HOLE
端子节距：2.54 mm端子位置：DUAL
处于峰值回流温度下的最长时间：NOT SPECIFIED触发器类型：NEGATIVE EDGE
宽度：7.62 mm最小 fmax：21 MHz
Base Number Matches：1

MM74HC107N 数据手册

 浏览型号MM74HC107N的Datasheet PDF文件第2页浏览型号MM74HC107N的Datasheet PDF文件第3页浏览型号MM74HC107N的Datasheet PDF文件第4页浏览型号MM74HC107N的Datasheet PDF文件第5页浏览型号MM74HC107N的Datasheet PDF文件第6页 
January 1988  
MM54HC107/MM74HC107  
Dual J-K Flip-Flops with Clear  
General Description  
Features  
Y
Typical propagation delay: 16 ns  
These J-K Flip-Flops utilize advanced silicon-gate CMOS  
technology to achieve the high noise immunity and low pow-  
er dissipation of standard CMOS integrated circuits. These  
devices can drive 10 LS-TTL loads.  
Y
Wide operating voltage range: 2–6V  
Y
Low input current: 1 mA maximum  
Y
Low quiescent current: 40 mA (74HC series)  
Y
These flip-flops are edge sensitive to the clock input and  
change state on the negative going transition of the clock  
pulse. Each one has independent J, K, CLOCK, and CLEAR  
inputs and Q and Q outputs. CLEAR is independent of the  
clock and accomplished by a low level on the input.  
High output drive: 10 LS-TTL loads  
The 54HC/74HC logic family is functionally as well as pin-  
out compatible with the standard 54LS/74LS logic family.  
All inputs are protected from damage due to static dis-  
charge by internal diode clamps to V  
and ground.  
CC  
Connection Diagram  
Truth Table  
Dual-In-Line Package  
Inputs  
Outputs  
CLR  
CLK  
J
K
Q
Q
L
X
X
L
X
L
L
Q0  
H
H
Q0  
L
H
H
H
H
H
v
v
v
v
H
H
L
L
H
H
X
L
H
H
X
TOGGLE  
Q0 Q0  
TL/F/5304–1  
Order Number MM54HC107 or MM74HC107  
Logic Diagram  
TL/F/5304–3  
TL/F/5304–2  
C
1995 National Semiconductor Corporation  
TL/F/5304  
RRD-B30M105/Printed in U. S. A.  
123456

中文翻译

下载PDF

与MM74HC107N相关器件

型号 品牌 获取价格 描述 数据表
MM74HC107N/B+ TI

获取价格

 		IC,FLIP-FLOP,DUAL,J/K TYPE,HC-CMOS,DIP,14PIN,PLASTIC
MM74HC109J ROCHESTER

获取价格

 		J-Kbar Flip-Flop, HC/UH Series, 2-Func, Positive Edge Triggered, 2-Bit, Complementary Outp
MM74HC109N ROCHESTER

获取价格

 		J-Kbar Flip-Flop, HC/UH Series, 2-Func, Positive Edge Triggered, 2-Bit, Complementary Outp
MM74HC109N NSC

获取价格

 		IC HC/UH SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP
MM74HC109N TI

获取价格

 		HC/UH SERIES, DUAL POSITIVE EDGE TRIGGERED J-KBAR FLIP-FLOP, COMPLEMENTARY OUTPUT, PDIP16,
MM74HC10M/A+ NSC

获取价格

 		IC,LOGIC GATE,3 3-INPUT NAND,HC-CMOS,SOP,14PIN,PLASTIC
MM74HC10MX ROCHESTER

获取价格

 		HC/UH SERIES, TRIPLE 3-INPUT NAND GATE, PDSO14, PLASTIC, SO-14
MM74HC10N ROCHESTER

获取价格

 		NAND Gate, HC/UH Series, 3-Func, 3-Input, CMOS, PDIP14, PLASTIC, DIP-14
MM74HC10N/A+ ROCHESTER

获取价格

 		NAND Gate
MM74HC10N/B+ NSC

获取价格

 		IC,LOGIC GATE,3 3-INPUT NAND,HC-CMOS,DIP,14PIN,PLASTIC

与MM74HC107N相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证