Datasheet > 存储 > SRAM> MCM69L738AZP8.5R

MCM69L738AZP8.5R

更新时间： 2024-11-06 22:06:43

品牌	Logo	应用领域
摩托罗拉 - MOTOROLA		/
页数	文件大小	规格书
20页	216K
描述
4M Late Write 2.5 V I/O

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

MCM69L738AZP8.5R 技术参数

生命周期：	Obsolete	零件包装代码：	BGA
包装说明：	BGA,	针数：	119
Reach Compliance Code：	unknown	ECCN代码：	3A991.B.2.A
HTS代码：	8542.32.00.41	风险等级：	5.84
最长访问时间：	8.5 ns	JESD-30 代码：	R-PBGA-B119
长度：	22 mm	内存密度：	4718592 bit
内存集成电路类型：	CACHE SRAM	内存宽度：	36
功能数量：	1	端口数量：	1
端子数量：	119	字数：	131072 words
字数代码：	128000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	128KX36	输出特性：	3-STATE
可输出：	YES	封装主体材料：	PLASTIC/EPOXY
封装代码：	BGA	封装形状：	RECTANGULAR
封装形式：	GRID ARRAY	并行/串行：	PARALLEL
认证状态：	Not Qualified	座面最大高度：	2.4 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3.15 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	BICMOS	温度等级：	COMMERCIAL
端子形式：	BALL	端子节距：	1.27 mm
端子位置：	BOTTOM	宽度：	14 mm
Base Number Matches：	1

MCM69L738AZP8.5R 数据手册

Order this document

by MCM69L738A/D

SEMICONDUCTOR TECHNICAL DATA

MCM69L738A

MCM69L820A

Advance Information

4M Late Write 2.5 V I/O

The MCM69L738A/820A is a 4 megabit synchronous late write fast static RAM

designed to provide high performance in secondary cache and ATM switch,

Telecom, and other high speed memory applications. The MCM69L820A

organized as 256K words by 18 bits, and the MCM69L738A organized as 128K

words by 36 bits wide are fabricated in Motorola’s high performance silicon gate

BiCMOS technology.

The differential CK clock inputs control the timing of read/write operations of

the RAM. At the rising edge of the CK clock all addresses, write enables, and

synchronous selects are registered. An internal buffer and special logic enable

the memory to accept write data on the rising edge of the CK clock a cycle after

address and control signals. Read data is available at the falling edge of the CK

clock.

ZP PACKAGE

PBGA

CASE 999–01

The RAM uses 2.5 V inputs and outputs.

The synchronous write and byte enables allow writing to individual bytes or the

entire word.

•

Byte Write Control

Single 3.3 V + 10%, – 5% Operation

2.5 V I/O (V

)

DDQ

Asynchronous Output Enable

Boundary Scan (JTAG) IEEE 1149.1 Compatible

Differential Clock Inputs

Optional x18 or x36 organization

MCM69L738A/820A–8.5 = 8.5 ns

MCM69L738A/820A–9 = 9 ns

MCM69L738A/820A–9.5 = 9.5 ns

Sleep Mode Operation (ZZ Pin)

119 Bump, 50 mil (1.27 mm) Pitch, 14 mm x 22 mm Plastic Ball Grid Array

(PBGA) Package

•

This document contains information on a new product. Specifications and information herein are subject to change without notice.

REV 1

8/13/97

Motorola, Inc. 1997

MOTOROLA FAST SRAM

MCM69L738A•MCM69L820A

12 3 4 5 6 7...20

中文翻译

下载PDF

与MCM69L738AZP8.5R相关器件

型号	品牌	获取价格	描述	数据表
MCM69L738AZP9	MOTOROLA	获取价格	4M Late Write 2.5 V I/O
MCM69L738AZP9.5	MOTOROLA	获取价格	4M Late Write 2.5 V I/O
MCM69L738AZP9.5R	MOTOROLA	获取价格	4M Late Write 2.5 V I/O
MCM69L738AZP9R	MOTOROLA	获取价格	4M Late Write 2.5 V I/O
MCM69L738ZP7R	MOTOROLA	获取价格	128KX36 CACHE SRAM, 5.8ns, PBGA119, 14 X 22 MM, 1.27 MM PITCH, PLASTIC, BGA-119
MCM69L817	SIPEX	获取价格	S2ADC⑩ - Simultaneous Sampling Analog to Digi
MCM69L817ZP6	SIPEX	获取价格	S2ADC⑩ - Simultaneous Sampling Analog to Digi
MCM69L817ZP6.5	SIPEX	获取价格	S2ADC⑩ - Simultaneous Sampling Analog to Digi
MCM69L817ZP6.5R	SIPEX	获取价格	S2ADC⑩ - Simultaneous Sampling Analog to Digi
MCM69L817ZP6R	SIPEX	获取价格	S2ADC⑩ - Simultaneous Sampling Analog to Digi

与MCM69L738AZP8.5R相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

16
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

13
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

37
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

34

产品中心

服务支持

精选活动

关于我们

帮助中心

MCM69L738AZP8.5R

MCM69L738AZP8.5R 技术参数

MCM69L738AZP8.5R 数据手册

与MCM69L738AZP8.5R相关器件

与MCM69L738AZP8.5R相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

MCM69L738AZP8.5R

MCM69L738AZP8.5R 技术参数

MCM69L738AZP8.5R 数据手册

与MCM69L738AZP8.5R相关器件

与MCM69L738AZP8.5R相关文章

您还可以找

您在本页遇到什么问题？