5秒后页面跳转
捷配首页

Datasheet > 转换器 > 模数转换器> MAX1003CAX
MAX1003CAX PDF预览

MAX1003CAX

更新时间： 2024-02-29 06:28:12
品牌 Logo 应用领域
美信 - MAXIM 转换器模数转换器光电二极管
页数 文件大小 规格书
12页 117K
描述
Low-Power, 90Msps, Dual 6-Bit ADC

阅读下载

获取价格

MAX1003CAX 技术参数

是否无铅： 含铅是否Rohs认证： 不符合
生命周期：Obsolete零件包装代码：SSOP
包装说明：SSOP,针数：36
Reach Compliance Code：compliantECCN代码：EAR99
HTS代码：8542.39.00.01风险等级：5.45
最大模拟输入电压：2.75 V最小模拟输入电压：1.75 V
转换器类型：ADC, FLASH METHODJESD-30 代码：R-PDSO-G36
JESD-609代码：e0长度：15.415 mm
最大线性误差 (EL)：0.7812%湿度敏感等级：1
模拟输入通道数量：1位数：6
功能数量：2端子数量：36
最高工作温度：70 °C最低工作温度：
输出位码：OFFSET BINARY输出格式：PARALLEL, 6 BITS
封装主体材料：PLASTIC/EPOXY封装代码：SSOP
封装形状：RECTANGULAR封装形式：SMALL OUTLINE, SHRINK PITCH
峰值回流温度（摄氏度）：240认证状态：Not Qualified
采样速率：90 MHz座面最大高度：2.64 mm
标称供电电压：5 V表面贴装：YES
温度等级：COMMERCIAL端子面层：TIN LEAD
端子形式：GULL WING端子节距：0.8 mm
端子位置：DUAL处于峰值回流温度下的最长时间：NOT SPECIFIED
宽度：7.495 mmBase Number Matches：1

MAX1003CAX 数据手册

 浏览型号MAX1003CAX的Datasheet PDF文件第1页浏览型号MAX1003CAX的Datasheet PDF文件第2页浏览型号MAX1003CAX的Datasheet PDF文件第4页浏览型号MAX1003CAX的Datasheet PDF文件第5页浏览型号MAX1003CAX的Datasheet PDF文件第6页浏览型号MAX1003CAX的Datasheet PDF文件第7页 
Lo w -P o w e r, 9 0 Ms p s , Du a l 6 -Bit ADC  
MAX103  
AC ELECTRICAL CHARACTERISTICS  
(V = +5V ±5%, V  
= 3.3V ±300mV, T = +25°C, unless otherwise noted.)  
CC  
CCO  
A
PARAMETER  
SYMBOL  
CONDITIONS  
MIN  
= 20MHz sine, amplitude -1dB below  
INQ  
TYP  
MAX  
UNITS  
DYNAMIC PERFORMANCE (Gain = open, external 90MHz clock (Figure 7), V = V  
INI  
full scale, unless otherwise noted.)  
Maximum Sample Rate  
f
90  
Msps  
MAX  
Analog Input -0.5dB Bandwidth  
BW  
GAIN = GND, open, V  
55  
MHz  
CC  
GAIN = open (mid gain)  
5.6  
5.85  
ENOB  
M
GAIN = open (mid gain), f = 50MHz,  
IN  
-1dB below full scale  
5.7  
Effective Number of Bits  
Bits  
ENOB  
GAIN = V (high gain)  
CC  
5.8  
H
ENOB  
GAIN = GND (low gain)  
5.85  
L
Signal-to-Noise plus Distortion  
Ratio  
SINAD  
OFF  
GAIN = open (mid gain)  
35.5  
37  
dB  
I channel  
-0.5  
-0.5  
0.5  
0.5  
Input Offset (Note 5)  
LSB  
Q channel  
Crosstalk Between ADCs  
XTLK  
OMM  
-55  
dB  
Offset Mismatch Between ADCs  
(Note 5)  
-0.5  
-0.2  
-2  
±0.25  
0.5  
0.2  
2
LSB  
Amplitude Match Between  
ADCs  
AM  
PM  
±0.1  
±0.5  
dB  
Phase Match Between ADCs  
degrees  
TIMING CHARACTERISTICS (Data outputs: R = 1MΩ, C = 15pF)  
L
L
Clock to Data Propagation  
Delay  
t
(Note 6)  
3.6  
ns  
PD  
Data Valid Skew  
Input to DCLK Delay  
Aperture Delay  
t
(Note 6)  
1.5  
5.3  
7.5  
ns  
ns  
ns  
SKEW  
t
TNK+ to DCLK (Note 6)  
Figure 8  
DCLK  
t
AD  
clock  
cycle  
Pipeline Delay  
PD  
Figure 8  
1
Note 1: Best-fit straight-line linearity method.  
Note 2: A typical application will AC couple the analog input to the DC bias level present at the analog inputs (typically 2.35V).  
However, it is also possible to DC couple the analog input (using differential or single-ended drive) within this common-  
mode input range (Figures 4 and 5).  
Note 3: PSRR is defined as the change in the mid-gain full-scale range as a function of the variation in V  
supply voltage,  
CC  
expressed in decibels.  
Note 4: The current in the V  
supply is a strong function of the capacitive loading on the digital outputs. To minimize supply tran-  
CCO  
sients and achieve optimal dynamic performance, reduce the capacitive-loading effects by keeping line lengths on the dig-  
ital outputs to a minimum.  
Note 5: Offset-correction compensation enabled, 0.22µF at Q and I compensation inputs (Figures 2 and 3).  
Note 6: t and t  
are measured from the 1.4V level of the output clock, to the 1.4V level of either the rising or falling edge of a  
is measured from the 50% level of the clock-overdrive signal on TNK+ to the 1.4V level of DCLK. The capac-  
PD  
SKEW  
data bit. t  
DCLK  
itive load on the outputs is 15pF.  
_______________________________________________________________________________________  
3
1234567...12

下载PDF

与MAX1003CAX相关器件

型号 品牌 描述 获取价格 数据表
MAX1003CAX+ MAXIM ADC, Flash Method, 6-Bit, 2 Func, 1 Channel, Parallel, 6 Bits Access, PDSO36, 0.300 INCH,

获取价格
MAX1003CAX+T MAXIM ADC, Flash Method, 6-Bit, 2 Func, 1 Channel, Parallel, 6 Bits Access, PDSO36, 0.300 INCH,

获取价格
MAX1003CAX-T MAXIM ADC, Flash Method, 6-Bit, 2 Func, 1 Channel, Parallel, 6 Bits Access, PDSO36, 0.300 INCH,

获取价格
MAX1003EVKIT MAXIM Evaluation Kit for the MAX1002/MAX1003

获取价格
MAX1003EVKIT-SO MAXIM User-Selectable ADC Full-Scale Gain Ranges

获取价格
MAX1005 MAXIM IF Undersampler

获取价格

与MAX1003CAX相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证