Datasheet > M5LV-256/160-7YNC

M5LV-256/160-7YNC

更新时间： 2024-10-29 18:59:59

品牌	Logo	应用领域
莱迪思 - LATTICE		时钟输入元件可编程逻辑
页数	文件大小	规格书
42页	938K
描述
EE PLD, 7.5ns, CMOS, PQFP208, PLASTIC, QFP-208

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

M5LV-256/160-7YNC 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	FQFP,	针数：	208
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.84
最大时钟频率：	100 MHz	JESD-30 代码：	S-PQFP-G208
JESD-609代码：	e3	长度：	28 mm
湿度敏感等级：	3	专用输入次数：
I/O 线路数量：	160	端子数量：	208
最高工作温度：	70 °C	最低工作温度：
组织：	0 DEDICATED INPUTS, 160 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	FQFP
封装形状：	SQUARE	封装形式：	FLATPACK, FINE PITCH
峰值回流温度（摄氏度）：	245	可编程逻辑类型：	EE PLD
传播延迟：	7.5 ns	认证状态：	Not Qualified
座面最大高度：	4.1 mm	最大供电电压：	3.6 V
最小供电电压：	3 V	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn)
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	40
宽度：	28 mm	Base Number Matches：	1

M5LV-256/160-7YNC 数据手册

浏览型号M5LV-256/160-7YNC的Datasheet PDF文件第2页

浏览型号M5LV-256/160-7YNC的Datasheet PDF文件第3页

浏览型号M5LV-256/160-7YNC的Datasheet PDF文件第4页

浏览型号M5LV-256/160-7YNC的Datasheet PDF文件第5页

浏览型号M5LV-256/160-7YNC的Datasheet PDF文件第6页

浏览型号M5LV-256/160-7YNC的Datasheet PDF文件第7页

MACH 5 CPLD Family

Fifth Generation MACH Architecture

FEATURES

◆ High logic densities and I/Os for increased logic integration

— 128 to 512 macrocell densities

— 68 to 256 I/Os

◆ Wide selection of density and I/O combinations to support most application needs

— 6 macrocell density options

— 7 I/O options

— Up to 4 I/O options per macrocell density

— Up to 5 density & I/O options for each package

◆ Performance features to ﬁt system needs

— 5.5 ns t Commercial, 7.5 ns t Industrial

— 182 MHz f

CNT

— Four programmable power/speed settings per block

◆ Flexible architecture facilitates logic design

— Multiple levels of switch matrices allow for performance-based routing

— 100% routability and pin-out retention

— Synchronous and asynchronous clocking, including dual-edge clocking

— Asynchronous product- or sum-term set or reset

— 16 to 64 output enables

— Functions of up to 32 product terms

◆ Advanced capabilities for easy system integration

— 3.3-V & 5-V JEDEC-compliant operations

— IEEE 1149.1 compliant for boundary scan testing

— 3.3-V & 5-V in-system programmable via IEEE 1149.1 Boundary Scan Test Access Port

— PCI compliant (-5/-6/-7/-10/-12 speed grades)

— Safe for mixed supply voltage system design

— Bus-Friendly™ Inputs & I/Os

— Individual output slew rate control

— Hot socketing

— Programmable security bit

◆ Advanced E CMOS process provides high performance, cost effective solutions

Publication# 20446

Amendment/0

Rev: J

Issue Date: April 2002

12 3 4 5 6 7...42

中文翻译

下载PDF

与M5LV-256/160-7YNC相关器件

型号	品牌	获取价格	描述	数据表
M5LV-256/192-10AC	LATTICE	获取价格	Fifth Generation MACH Architecture
M5LV-256/192-10AI	LATTICE	获取价格	Fifth Generation MACH Architecture
M5LV-256/192-10HC	LATTICE	获取价格	Fifth Generation MACH Architecture
M5LV-256/192-10HI	LATTICE	获取价格	Fifth Generation MACH Architecture
M5LV-256/192-10VC	LATTICE	获取价格	Fifth Generation MACH Architecture
M5LV-256/192-10VI	LATTICE	获取价格	Fifth Generation MACH Architecture
M5LV-256/192-10YC	LATTICE	获取价格	Fifth Generation MACH Architecture
M5LV-256/192-10YI	LATTICE	获取价格	Fifth Generation MACH Architecture
M5LV-256/192-12AC	LATTICE	获取价格	Fifth Generation MACH Architecture
M5LV-256/192-12AI	LATTICE	获取价格	Fifth Generation MACH Architecture

与M5LV-256/160-7YNC相关文章

三星深化印度制造布局，供应链本地化进程加速
2024-10-29

15
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

19
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
2024-10-18

43
意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

50

产品中心

服务支持

精选活动

关于我们

帮助中心

M5LV-256/160-7YNC

M5LV-256/160-7YNC 技术参数

M5LV-256/160-7YNC 数据手册

与M5LV-256/160-7YNC相关器件

与M5LV-256/160-7YNC相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

M5LV-256/160-7YNC

M5LV-256/160-7YNC 技术参数

M5LV-256/160-7YNC 数据手册

与M5LV-256/160-7YNC相关器件

与M5LV-256/160-7YNC相关文章

您还可以找

您在本页遇到什么问题？