Datasheet > M4A3-256/128-65YNC

M4A3-256/128-65YNC

更新时间： 2024-10-29 18:29:03

品牌	Logo	应用领域
莱迪思 - LATTICE		时钟输入元件可编程逻辑
页数	文件大小	规格书
62页	786K
描述
EE PLD, 6.5ns, CMOS, PQFP208, PLASTIC, QFP-208

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

M4A3-256/128-65YNC 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Active	零件包装代码：	QFP
包装说明：	FQFP,	针数：	208
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.55
最大时钟频率：	95.2 MHz	JESD-30 代码：	S-PQFP-G208
JESD-609代码：	e3	长度：	28 mm
湿度敏感等级：	3	专用输入次数：	14
I/O 线路数量：	128	端子数量：	208
最高工作温度：	70 °C	最低工作温度：
组织：	14 DEDICATED INPUTS, 128 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	FQFP
封装形状：	SQUARE	封装形式：	FLATPACK, FINE PITCH
峰值回流温度（摄氏度）：	245	可编程逻辑类型：	EE PLD
传播延迟：	6.5 ns	认证状态：	Not Qualified
座面最大高度：	4.1 mm	最大供电电压：	3.6 V
最小供电电压：	3 V	标称供电电压：	3.3 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Matte Tin (Sn)
端子形式：	GULL WING	端子节距：	0.5 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	28 mm	Base Number Matches：	1

M4A3-256/128-65YNC 数据手册

浏览型号M4A3-256/128-65YNC的Datasheet PDF文件第2页

浏览型号M4A3-256/128-65YNC的Datasheet PDF文件第3页

浏览型号M4A3-256/128-65YNC的Datasheet PDF文件第4页

浏览型号M4A3-256/128-65YNC的Datasheet PDF文件第5页

浏览型号M4A3-256/128-65YNC的Datasheet PDF文件第6页

浏览型号M4A3-256/128-65YNC的Datasheet PDF文件第7页

ispMACH^™4A CPLD Family

High Performance E²CMOS^®

Le a d -

e e

In-System Programmable Logic

P a c k a g e

Op t io n s

a ila b le !

FEATURES

◆ High-performance, E CMOS 3.3-V & 5-V CPLD families

◆ Flexible architecture for rapid logic designs

— Excellent First-Time-Fit and reﬁt feature

— SpeedLocking performance for guaranteed ﬁxed timing

— Central, input and output switch matrices for 100% routability and 100% pin-out retention

◆ High speed

— 5.0ns t Commercial and 7.5ns t Industrial

— 182MHz f

CNT

◆ 32 to 512 macrocells; 32 to 768 registers

◆ 44 to 388 pins in PLCC, PQFP, TQFP, BGA, fpBGA and caBGA packages

◆ Flexible architecture for a wide range of design styles

— D/T registers and latches

— Synchronous or asynchronous mode

— Dedicated input registers

— Programmable polarity

— Reset/ preset swapping

◆ Advanced capabilities for easy system integration

— 3.3-V & 5-V JEDEC-compliant operations

— JTAG (IEEE 1149.1) compliant for boundary scan testing

— 3.3-V & 5-V JTAG in-system programming

— PCI compliant (-5/-55/-6/-65/-7/-10/-12 speed grades)

— Safe for mixed supply voltage system designs

— Programmable pull-up or Bus-Friendly inputs and I/Os

— Hot-socketing

— Programmable security bit

— Individual output slew rate control

◆ Advanced E CMOS process provides high-performance, cost-effective solutions

◆ Lead-free package options

Publication# ISPM4A Rev: M

Amendment/0

Issue Date: September 2006

12 3 4 5 6 7...62

中文翻译

下载PDF

与M4A3-256/128-65YNC相关器件

型号	品牌	获取价格	描述	数据表
M4A3-256/128-6ANC	LATTICE	获取价格	EE PLD, 6ns, CMOS, PBGA256, BGA-256
M4A3-256/128-6FAC	LATTICE	获取价格	EE PLD, 6ns, CMOS, PBGA200, 0.80 MM PITCH, FBGA-200
M4A3-256/128-6VC	LATTICE	获取价格	EE PLD, 6ns, 256-Cell, CMOS, PQFP176, TQFP-176
M4A3-256/128-6YNC	LATTICE	获取价格	EE PLD, 6ns, CMOS, PQFP208, PLASTIC, QFP-208
M4A3-256/128-7AC	LATTICE	获取价格	High Performance E 2 CMOS In-System Programmable Logic
M4A3-256/128-7AI	LATTICE	获取价格	High Performance E 2 CMOS In-System Programmable Logic
M4A3-256/128-7FAC	LATTICE	获取价格	High Performance E 2 CMOS In-System Programmable Logic
M4A3-256/128-7FAI	LATTICE	获取价格	High Performance E 2 CMOS In-System Programmable Logic
M4A3-256/128-7FANC	LATTICE	获取价格	EE PLD, 7.5ns, 256-Cell, CMOS, PBGA256, LEAD FREE, FPBGA-256
M4A3-256/128-7FANI	LATTICE	获取价格	EE PLD, 7.5ns, CMOS, PBGA256, FPBGA-256

与M4A3-256/128-65YNC相关文章

三星深化印度制造布局，供应链本地化进程加速
2024-10-29

15
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

18
纳微科技震撼发布GaNSlim革新氮化镓功率芯片
2024-10-18

42
意法半导体发布第四代SiC技术，助力电动汽车电驱
2024-10-15

49

产品中心

服务支持

精选活动

关于我们

帮助中心

M4A3-256/128-65YNC

M4A3-256/128-65YNC 技术参数

M4A3-256/128-65YNC 数据手册

与M4A3-256/128-65YNC相关器件

与M4A3-256/128-65YNC相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

M4A3-256/128-65YNC

M4A3-256/128-65YNC 技术参数

M4A3-256/128-65YNC 数据手册

与M4A3-256/128-65YNC相关器件

与M4A3-256/128-65YNC相关文章

您还可以找

您在本页遇到什么问题？