256MB, 512MB, 1GB Unbuffered DIMM
DDR SDRAM
256MB, 32M x 64 Non ECC Module (M368L3324BTM) (Populated as 1 bank of x16 DDR SDRAM Module)
Functional Block Diagram
CS0
CS
DQS1
DM1
LDQS
LDM
CS
D0
LDQS
LDM
DQS5
DM5
DQ8
DQ9
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
D2
DQ10
DQ11
DQ12
DQ13
DQ14
I/O 5
I/O 5
I/O 7
UDQS
UDM
I/O 8
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
DQ15
I/O 7
UDQS
UDM
I/O 8
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
DQS0
DM0
DQS4
DM4
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQS7
DM7
CS
D1
CS
D3
DQS3
DM3
LDQS
LDM
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
I/O 5
I/O 7
UDQS
UDM
LDQS
LDM
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
I/O 6
I/O 4
I/O 1
I/O 3
I/O 2
I/O 0
I/O 5
I/O 7
DQS2
DM2
DQS6
DM6
UDQS
UDM
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
I/O 8
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
I/O 8
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
I/O 10
I/O 15
I/O 13
I/O 12
I/O 14
I/O 11
I/O 9
*Clock Net Wiring
Cap/D0/*Cap
BA0 - BA1
A0 - A12
BA0-BA1: DDR SDRAMs D0 - D3
A0-A12: DDR SDRAMs D0 - D3
Cap
R=120Ω
Cap/*Cap/D2
RAS
RAS: DDR SDRAMs D0 - D3
CK0/1/2
Clock Wiring
CAS
CAS: DDR SDRAMs D0 - D3
CKE: DDR SDRAMs D0 - D3
Card
Edge
Cap
Clock
CKE0
DDR SDRAMs
Input
Cap/D1/D3
NC
WE
WE: DDR SDRAMs D0 - D3
CK0/CK0
CK1/CK1
CK2/CK2
*If two DRAMs are loaded,
Cap will replace DRAM
2 DDR SDRAMs
2 DDR SDRAMs
Cap
VDDSPD
SPD
Notes:
Serial PD
VDD/VDDQ
D0 - D3
D0 - D3
1. DQ-to-I/O wiring is shown as recomended but
may be changed.
SCL
WP
SDA
2. DQ/DQS/DM/CKE/CS relationships must be
maintained as shown.
3. DQ, DQS, DM/DQS resistors: 22 Ohms + 5%.
4. BAx, Ax, RAS, CAS, WE resistors: 7.5 Ohms
+ 5%
VREF
VSS
A0
A1
A2
D0 - D3
D0 - D3
SA0 SA1 SA2
Rev. 1.2 November 2004