Datasheet > LMU12GC20

LMU12GC20

更新时间： 2024-11-27 21:01:47

品牌	Logo	应用领域
逻辑 - LOGIC		时钟外围集成电路
页数	文件大小	规格书
6页	65K
描述
Multiplier, 12-Bit, CMOS, CPGA68, CERAMIC, PGA-68

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

LMU12GC20 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	PGA	包装说明：	PGA, PGA68,11X11
针数：	68	Reach Compliance Code：	unknown
ECCN代码：	3A001.A.3	HTS代码：	8542.39.00.01
风险等级：	5.92	边界扫描：	NO
最大时钟频率：	50 MHz	外部数据总线宽度：	12
JESD-30 代码：	S-CPGA-P68	JESD-609代码：	e0
长度：	29.4386 mm	低功率模式：	NO
湿度敏感等级：	3	端子数量：	68
最高工作温度：	70 °C	最低工作温度：
输出数据总线宽度：	24	封装主体材料：	CERAMIC, METAL-SEALED COFIRED
封装代码：	PGA	封装等效代码：	PGA68,11X11
封装形状：	SQUARE	封装形式：	GRID ARRAY
峰值回流温度（摄氏度）：	225	电源：	5 V
认证状态：	Not Qualified	座面最大高度：	3.81 mm
子类别：	DSP Peripherals	最大压摆率：	35 mA
最大供电电压：	5.25 V	最小供电电压：	4.75 V
标称供电电压：	5 V	表面贴装：	NO
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Tin/Lead (Sn/Pb)	端子形式：	PIN/PEG
端子节距：	2.54 mm	端子位置：	PERPENDICULAR
处于峰值回流温度下的最长时间：	NOT SPECIFIED	宽度：	29.4386 mm
uPs/uCs/外围集成电路类型：	DSP PERIPHERAL, MULTIPLIER	Base Number Matches：	1

LMU12GC20 数据手册

LMU12

DEVICES INCORPORATED

12 x 12-bit Parallel Multiplier

LMU12

12 x 12-bit Parallel Multiplier

DEVICES INCORPORATED

FEATURES

DESCRIPTION

The LMU12 is a high-speed, low

The TCA and TCB controls specify the

power 12-bit parallel multiplier. It is A and B operands as two’s comple-

❑ 20 ns Worst-Case Multiply Time

❑ Low Power CMOS Technology

❑ Replaces Fairchild MPY012H

pin and functionally compatible with

Fairchild MPY012H devices. Full

military ambient temperature range

operation is attained by the use of

advanced CMOS technology.

ment when HIGH, or unsigned

magnitude when LOW.

❑ Two’s Complement, Unsigned, or

Mixed Operands

RND is loaded on the rising edge of

the logical OR of CLK A and CLK B.

RND, when HIGH, adds ‘1’ to the

most significant bit position of the

least significant half of the product.

Subsequent truncation of the 12 least

❑ Three-State Outputs

❑ Package Styles Available:

• 68-pin Ceramic PGA

The LMU12 produces the 24-bit

product of two 12-bit numbers. Data

present at the A inputs, along with

the TCA control bit, is loaded into the significant bits produces a result

A register on the rising edge of

CLK A. B data and the TCB control

bit are similarly loaded by CLK B.

correctly rounded to 12-bit precision.

At the output, the Right Shift control

(RS) selects either of two output

formats. RS LOW produces a 23-bit

product with a copy of the sign bit

inserted in the MSB position of the

least significant half. RS HIGH gives

a full 24-bit product. Two 12-bit

output registers are provided to hold

the most and least significant halves

of the result (MSP and LSP) as

LMU12 BLOCK DIAGRAM

TCA

11-0

TCB

B11-0

A REGISTER

B REGISTER

CLK A

CLK B

defined by RS. These registers are

loaded on the rising edge of CLK M

and CLK L respectively. For asyn-

chronous output, these registers may

be made transparent by setting the

feed through control (FT) HIGH.

RND

FORMAT ADJUST

CLK M

RESULT

CLK L

OEL

OEM

23-12

11-0

Multipliers

03/26/1999–LDS.12-O

12 3 4 5 6

中文翻译

下载PDF

与LMU12GC20相关器件

型号	品牌	获取价格	描述	数据表
LMU12GC35	LOGIC	获取价格	Multiplier, 12-Bit, CMOS, CPGA68, CERAMIC, PGA-68
LMU12GC45	ETC	获取价格	Multiplier
LMU12GC65	ETC	获取价格	Multiplier
LMU12GCR	ETC	获取价格	Multiplier
LMU12GCR-1	LOGIC	获取价格	Multiplier, CMOS, CPGA68
LMU12GCR35	ETC	获取价格	Logic IC
LMU12GCR45	ETC	获取价格	Logic IC
LMU12GCR65	ETC	获取价格	Logic IC
LMU12GM	LOGIC	获取价格	Multiplier, CMOS, CPGA68
LMU12GM25	ETC	获取价格	Multiplier

与LMU12GC20相关文章

解析光耦仿真器：升级光耦合器技术的必要性
2024-11-18

46
英伟达新一代Blackwell GPU过热问题致交付延迟
2024-11-18

35
国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

64
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

61

产品中心

服务支持

精选活动

关于我们

帮助中心

LMU12GC20

LMU12GC20 技术参数

LMU12GC20 数据手册

与LMU12GC20相关器件

与LMU12GC20相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

LMU12GC20

LMU12GC20 技术参数

LMU12GC20 数据手册

与LMU12GC20相关器件

与LMU12GC20相关文章

您还可以找

您在本页遇到什么问题？