LMK5B12204
ZHCSLM0A –MAY 2020 –REVISED JANUARY 2021
LMK5B12204 具有两个频域的超低抖动网络同步器时钟
1 特性
2 应用
• 一个数字锁相环(DPLL),具有:
• SyncE (G.8262)、SONET/SDH(Stratum 3/3E、
G.813、GR-1244、GR-253)、IEEE 1588 PTP 从
时钟,或光传输网络(G.709)
• 用于以太网交换机和路由器的400G 线卡、网络卡
• 无线基站(BTS)、无线回程
• 测试与测量、医疗成像
– 无中断切换:±50ps 相位瞬态
– 具有快速锁定功能的可编程环路带宽
– 使用低成本TCXO/OCXO 实现符合标准的同步
和保持模式
• 两个具备业界领先性能的模拟锁相环(APLL):
• 56G/112G PAM-4 PHY、ASIC、FPGA、SoC 和处
理器的抖动消除、漂移衰减和基准时钟生成
– 312.5MHz 频率下50fs RMS 抖动(APLL1)
– 155.52MHz 频率下125fs RMS 抖动(APLL2)
• 两个基准时钟输入
3 说明
– 基于优先级的输入选择
– 在缺失参考时实现数字保持
• 具有可编程驱动器的四个时钟输出
LMK5B12204 是一款高性能网络同步器时钟器件,提
供抖动消除、时钟生成、先进的时钟监控和卓越的无中
断切换性能,可满足通信基础设施和工业应用的严格时
序要求。该器件具有超低抖动和高电源噪声抑制
(PSNR) 性能, 可降低高速串行链路中的误码率
(BER)。
– 多达四个不同的输出频率
– AC-LVDS、AC-CML、AC-LVPECL、HCSL 和
1.8V LVCMOS 输出格式
• 加电后自定义时钟的EEPROM/ROM
• 灵活的配置选项
该器件可使用 TI 专有的体声波 (BAW) VCO 技术生成
具有50fs RMS 抖动的输出时钟,而不受XO 和基准输
入的抖动和频率的影响。
– 输入为1Hz (1PPS) 至800MHz
– XO/TCXO/OCXO 输入:10MHz 至100MHz
– DCO 模式:< 0.001ppb/阶跃,可进行精确的时
钟控制(IEEE 1588 PTP 从运行)
– 先进的时钟监控和状态
器件信息
封装(1)
封装尺寸(标称值)
器件型号
LMK5B12204
VQFN (48)
7.00mm × 7.00mm
– I2C 或SPI 接口
• PSNR:–83dBc(3.3V 电源下噪声为50mVpp)
• 3.3V 电源,提供1.8V、2.5V 或3.3V 输出
• 工业温度范围:-40 °C 至+85 °C
(1) 如需了解所有可用封装,请参阅数据表末尾的可订购产品附
录。
VDD
VDDO
3.3 V
1.8 / 2.5 / 3.3 V
Output
Muxes
LMK5B12204
Ultra-Low Jitter
Network Synchronizer Clock
Power Conditioning
÷OD
÷OD
÷OD
÷OD
OUT0
DPLL
APLL1
VCO1
PRIREF
SECREF
Differential
or HCSL
Differential
or LVCMOS
÷R
DCO
OUT1
OUT2
Hitless
Switching
XO/
TCXO/
OCXO
×1, ×2
÷
÷
Differential,
HCSL, or
1.8-V LVCMOS
APLL2
VCO2
EEPROM,
ROM
I2C/SPI
Registers
÷
÷
OUT3
LOGIC I/Os
STATUS
Device Control
and Status
简化版方框图
本文档旨在为方便起见,提供有关TI 产品中文版本的信息,以确认产品的概要。有关适用的官方英文版本的最新信息,请访问
www.ti.com,其内容始终优先。TI 不保证翻译的准确性和有效性。在实际设计之前,请务必参考最新版本的英文版本。
English Data Sheet: SNAS810