5秒后页面跳转
LMK04208NKDR PDF预览

LMK04208NKDR

更新时间: 2024-11-15 11:12:59
品牌 Logo 应用领域
德州仪器 - TI 时钟
页数 文件大小 规格书
137页 2192K
描述
具有 6 个可编程输出的超低噪声时钟抖动消除器 | NKD | 64 | -40 to 85

LMK04208NKDR 数据手册

 浏览型号LMK04208NKDR的Datasheet PDF文件第2页浏览型号LMK04208NKDR的Datasheet PDF文件第3页浏览型号LMK04208NKDR的Datasheet PDF文件第4页浏览型号LMK04208NKDR的Datasheet PDF文件第5页浏览型号LMK04208NKDR的Datasheet PDF文件第6页浏览型号LMK04208NKDR的Datasheet PDF文件第7页 
Sample &  
Buy  
Support &  
Community  
Product  
Folder  
Tools &  
Software  
Technical  
Documents  
LMK04208  
ZHCSFH1 SEPTEMBER 2016  
LMK04208 具有双环 PLL 的低噪声时钟抖动消除器  
1 特性  
3 说明  
1
超低的均方根值 (RMS) 抖动性能  
LMK04208 器件是一款高性能时钟调节器,具备出色  
的时钟抖动消除、生成和分配 等高级功能, 能够充分  
满足新一代系统要求。双环 PLLatinum™架构利用低  
噪声 VCXO 模块能够实现 111fs RMS 抖动(12kHz  
20MHz)或采用低成本外部晶振及变容二极管实现  
低于 200fs RMS 抖动(12kHz 20MHz)。  
111fsRMS 抖动(12kHz 20MHz)  
123fsRMS 抖动(100Hz 20MHz)  
双环路 PLLatinum™锁相环 (PLL) 架构  
PLL1  
集成低噪声晶体振荡器电路  
输入时钟丢失时采用保持模式  
双环架构由两个高性能锁相环 (PLL)、一个低噪声晶体  
振荡器电路以及一个高性能压控振荡器 (VCO) 构成。  
第一个 PLL (PLL1) 具有低噪声抖动消除器功能,而第  
二个 PLL (PLL2) 执行时钟生成。PLL1 可配置为与外  
VCXO 模块配合使用,或与具有外部可调晶体和变  
容二极管的集成式晶体振荡器配合使用。当应用于很窄  
的环路带宽时,PLL1 使用 VCXO 模块或可调晶体的  
优异近端相位噪声(偏移低于 50kHz)清理输入时  
钟。PLL1 的输出将用作 PLL2 的清理输入参考,以锁  
定集成式 VCO。可对 PLL2 的环路带宽进行优化以清  
理远端相位噪声(偏移高于 50 kHz),集成式 VCO  
优于 VCXO 模块或 PLL1 中使用的可调晶体。  
自动或手动触发/恢复  
PLL2  
标准化锁相环 (PLL) 噪底为 –227dBc/Hz  
相位检测器速率最高可达 155MHz  
OSCin 倍频器  
集成低噪声压控振荡器 (VCO)或外部 VCO 模式  
两个具有 LOS 的冗余输入时钟  
自动和手动切换模式  
50% 占空比输出分配,1 1045(偶数和奇数)  
6 路低电压正射极耦合逻辑 (LVPECL)、低压差分  
信令 (LVDS) 或低电压互补金属氧化物半导体  
(LVCMOS) 可编程输出  
器件信息(1)  
数字延迟:固定或可动态调节  
器件型号  
VCO 频率  
时钟输入  
模拟延迟控制(步长为 25ps)  
LMK04208  
2750MHz 3072MHz  
2
7 路差分输出;最高可达 14 路的单端输出  
(1) 要了解所有可用封装,请见数据表末尾的可订购产品附录。  
多达 6 VCXO/晶振缓冲输出  
时钟速率高达 1536MHz  
0 延迟模式  
简化电路原理图  
Crystal or  
VCXO  
LMX2582  
OSCout  
加电时 3 个缺省时钟输出  
多模式:双 PLL、单 PLL 和时钟分配  
工业温度范围:-40°C +85°C  
3.15V 3.45V 工作电压  
PLL+VCO  
Serializer/  
Deserializer  
Recovered  
—dirty“ clocks  
or clean clocks  
CLKout0  
CLKout1  
CLKout2  
CLKout3  
CLKout4  
CLKin0  
CLKin1  
LMK04208  
Precision Clock  
Conditioner  
Backup  
Reference  
Clock  
64 引脚超薄四方扁平无引线 (WQFN) 封装 (9.0mm  
× 9.0mm × 0.8mm)  
CLKout5  
ADC  
DAC  
Multiple —clean“ clocks at different  
frequencies  
FPGA  
CPLD  
2 应用  
数据转换器计时  
无线基础设施  
网络、同步光纤网 (SONET) 或同步数字体系  
(SDH)、数字用户线路接入复用器 (DSLAM)  
医疗、视频、军事和航天领域  
测试和测量  
1
An IMPORTANT NOTICE at the end of this data sheet addresses availability, warranty, changes, use in safety-critical applications,  
intellectual property matters and other important disclaimers. PRODUCTION DATA.  
English Data Sheet: SNAS684  
 
 
 

LMK04208NKDR 替代型号

型号 品牌 替代类型 描述 数据表
LMK04208NKDT TI

完全替代

具有 6 个可编程输出的超低噪声时钟抖动消除器 | NKD | 64 | -40 to 8

与LMK04208NKDR相关器件

型号 品牌 获取价格 描述 数据表
LMK04208NKDT TI

获取价格

具有 6 个可编程输出的超低噪声时钟抖动消除器 | NKD | 64 | -40 to 8
LMK04228 TI

获取价格

具有双环 PLL 的超低噪声时钟抖动消除器
LMK04228NKDR TI

获取价格

具有双环 PLL 的超低噪声时钟抖动消除器 | NKD | 64 | -40 to 85
LMK04228NKDT TI

获取价格

具有双环 PLL 的超低噪声时钟抖动消除器 | NKD | 64 | -40 to 85
LMK042B7101C TAIYO YUDEN

获取价格

Notice for TAIYO YUDEN products Please read this notice before using the TAIYO YUDEN produ
LMK042B7101C-W TAIYO YUDEN

获取价格

Please read this notice before using the TAIYO YUDEN products
LMK042B7101KC-W TAIYO YUDEN

获取价格

High Value Multilayer Ceramic Capacitors (High dielectric type)
LMK042B7101MC-W TAIYO YUDEN

获取价格

High Value Multilayer Ceramic Capacitors (High dielectric type)
LMK042B7102C TAIYO YUDEN

获取价格

Notice for TAIYO YUDEN products Please read this notice before using the TAIYO YUDEN produ
LMK042B7102C-W TAIYO YUDEN

获取价格

Please read this notice before using the TAIYO YUDEN products