Datasheet > ISPLSI1016E-125LTN4

ISPLSI1016E-125LTN4

更新时间： 2024-11-09 21:03:51

品牌	Logo	应用领域
莱迪思 - LATTICE		时钟输入元件可编程逻辑
页数	文件大小	规格书
13页	263K
描述
EE PLD, 10ns, CMOS, PQFP44, LEAD FREE, TQFP-44

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

ISPLSI1016E-125LTN4 技术参数

是否无铅：	不含铅	是否Rohs认证：	符合
生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	QFP,	针数：	44
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.39.00.01	风险等级：	5.78
最大时钟频率：	100 MHz	JESD-30 代码：	S-PQFP-G44
JESD-609代码：	e3	长度：	10 mm
湿度敏感等级：	3	专用输入次数：
I/O 线路数量：	32	端子数量：	44
最高工作温度：	70 °C	最低工作温度：
组织：	0 DEDICATED INPUTS, 32 I/O	输出函数：	MACROCELL
封装主体材料：	PLASTIC/EPOXY	封装代码：	QFP
封装形状：	SQUARE	封装形式：	FLATPACK
峰值回流温度（摄氏度）：	260	可编程逻辑类型：	EE PLD
传播延迟：	10 ns	认证状态：	Not Qualified
最大供电电压：	5.25 V	最小供电电压：	4.75 V
标称供电电压：	5 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	Matte Tin (Sn)	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	40	宽度：	10 mm
Base Number Matches：	1

ISPLSI1016E-125LTN4 数据手册

浏览型号ISPLSI1016E-125LTN4的Datasheet PDF文件第2页

浏览型号ISPLSI1016E-125LTN4的Datasheet PDF文件第3页

浏览型号ISPLSI1016E-125LTN4的Datasheet PDF文件第4页

浏览型号ISPLSI1016E-125LTN4的Datasheet PDF文件第5页

浏览型号ISPLSI1016E-125LTN4的Datasheet PDF文件第6页

浏览型号ISPLSI1016E-125LTN4的Datasheet PDF文件第7页

Lead-

Package

ispLSI 1016E

Options

vailable!

In-System Programmable High Density PLD

Features

Functional Block Diagram

• HIGH-DENSITY PROGRAMMABLE LOGIC

— 2000 PLD Gates

— 32 I/O Pins, Four Dedicated Inputs

— 96 Registers

— High-Speed Global Interconnect

— Wide Input Gating for Fast Counters, State

Machines, Address Decoders, etc.

Logic

Array

GLB

— Small Logic Block Size for Random Logic

• HIGH-PERFORMANCE E²CMOS^®TECHNOLOGY

— fmax = 125 MHz Maximum Operating Frequency

— tpd = 7.5 ns Propagation Delay

— TTL Compatible Inputs and Outputs

— Electrically Erasable and Reprogrammable

— Non-Volatile

Global Routing Pool (GRP)

CLK

— 100% Tested at Time of Manufacture

— Unused Product Term Shutdown Saves Power

0139C1-isp

Description

• IN-SYSTEM PROGRAMMABLE

The ispLSI 1016E is a High Density Programmable Logic

Device containing 96 Registers, 32 Universal I/O pins,

four Dedicated Input pins, three Dedicated Clock Input

pins, one Global OE input pin and a Global Routing Pool

(GRP). The GRP provides complete interconnectivity

between all of these elements. The ispLSI 1016E offers

5Vnon-volatilein-systemprogrammabilityofthelogic,as

well as the interconnect to provide truly reconfigurable

systems. A functional superset of the ispLSI 1016

architecture, the ispLSI 1016E device adds a new global

output enable pin.

— In-System Programmable (ISP™) 5V Only

— Increased Manufacturing Yields, Reduced Time-to-

Market and Improved Product Quality

— Reprogram Soldered Device for Faster Prototyping

• OFFERS THE EASE OF USE AND FAST SYSTEM

SPEED OF PLDs WITH THE DENSITY AND FLEXIBILITY

OF FIELD PROGRAMMABLE GATE ARRAYS

— Complete Programmable Device Can Combine Glue

Logic and Structured Designs

— Enhanced Pin Locking Capability

— Three Dedicated Clock Input Pins

— Synchronous and Asynchronous Clocks

The basic unit of logic on the ispLSI 1016E device is the

Generic Logic Block (GLB). The GLBs are labeled A0,

A1...B7 (see Figure 1). There are a total of 16 GLBs in the

ispLSI 1016E device. Each GLB has 18 inputs, a

programmable AND/OR/Exclusive OR array, and four

outputswhichcanbeconfiguredtobeeithercombinatorial

or registered. Inputs to the GLB come from the GRP and

dedicated inputs. All of the GLB outputs are brought back

into the GRP so that they can be connected to the inputs

of any other GLB on the device.

— Programmable Output Slew Rate Control to

Minimize Switching Noise

— Flexible Pin Placement

— Optimized Global Routing Pool Provides Global

Interconnectivity

— Lead-Free Package Options

to change without notice.

August 2006

LATTICE SEMICONDUCTOR CORP., 5555 Northeast Moore Ct., Hillsboro, Oregon 97124, U.S.A.

Tel. (503) 268-8000; 1-800-LATTICE; FAX (503) 268-8556; http://www.latticesemi.com

1016e_09

12 3 4 5 6 7...13

中文翻译

下载PDF

与ISPLSI1016E-125LTN4相关器件

型号	品牌	获取价格	描述	数据表
ISPLSI1016E125LTN44	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI1016E-125LTN44	LATTICE	获取价格	EE PLD, 10ns, 64-Cell, CMOS, PQFP44, TQFP-44
ISPLSI1016E125LTN44I	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI1016E80LJ	LATTICE	获取价格	High-Density Programmable Logic
ISPLSI1016E-80LJ	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI1016E80LJI	LATTICE	获取价格	High-Density Programmable Logic
ISPLSI1016E-80LJI	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI1016E80LJN	LATTICE	获取价格	In-System Programmable High Density PLD
ISPLSI1016E-80LJN	LATTICE	获取价格	EE PLD, 18.5ns, 64-Cell, CMOS, PQCC44, LEAD FREE, PLASTIC, LCC-44
ISPLSI1016E80LJNI	LATTICE	获取价格	In-System Programmable High Density PLD

与ISPLSI1016E-125LTN4相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

22
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

21
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

47
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

39

产品中心

服务支持

精选活动

关于我们

帮助中心

ISPLSI1016E-125LTN4

ISPLSI1016E-125LTN4 技术参数

ISPLSI1016E-125LTN4 数据手册

与ISPLSI1016E-125LTN4相关器件

与ISPLSI1016E-125LTN4相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

ISPLSI1016E-125LTN4

ISPLSI1016E-125LTN4 技术参数

ISPLSI1016E-125LTN4 数据手册

与ISPLSI1016E-125LTN4相关器件

与ISPLSI1016E-125LTN4相关文章

您还可以找

您在本页遇到什么问题？