5秒后页面跳转
捷配首页

Datasheet > IDT74LVC161APGG
IDT74LVC161APGG PDF预览

IDT74LVC161APGG

更新时间： 2024-11-22 07:40:31
品牌 Logo 应用领域
艾迪悌 - IDT 光电二极管输出元件逻辑集成电路触发器
页数 文件大小 规格书
7页 137K
描述
Binary Counter, LVC/LCX/Z Series, Synchronous, Positive Edge Triggered, 4-Bit, Up Direction, CMOS, PDSO16, TSSOP-16

阅读下载

中文翻译

获取价格

IDT74LVC161APGG 技术参数

是否无铅： 不含铅是否Rohs认证： 符合
生命周期：Obsolete零件包装代码：TSSOP
包装说明：TSSOP-16针数：16
Reach Compliance Code：compliantHTS代码：8542.39.00.01
风险等级：5.37其他特性：TCO OUTPUT
计数方向：UP系列：LVC/LCX/Z
JESD-30 代码：R-PDSO-G16JESD-609代码：e3
长度：5 mm负载/预设输入：YES
逻辑集成电路类型：BINARY COUNTER工作模式：SYNCHRONOUS
湿度敏感等级：1位数：4
功能数量：1端子数量：16
最高工作温度：85 °C最低工作温度：-40 °C
输出特性：3-STATE封装主体材料：PLASTIC/EPOXY
封装代码：TSSOP封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, THIN PROFILE, SHRINK PITCH峰值回流温度（摄氏度）：260
传播延迟（tpd）：9 ns认证状态：Not Qualified
座面最大高度：1.2 mm最大供电电压 (Vsup)：3.6 V
最小供电电压 (Vsup)：2.7 V标称供电电压 (Vsup)：3.3 V
表面贴装：YES技术：CMOS
温度等级：INDUSTRIAL端子面层：Matte Tin (Sn) - annealed
端子形式：GULL WING端子节距：0.65 mm
端子位置：DUAL处于峰值回流温度下的最长时间：30
触发器类型：POSITIVE EDGE宽度：4.4 mm
最小 fmax：68.97 MHz

IDT74LVC161APGG 数据手册

 浏览型号IDT74LVC161APGG的Datasheet PDF文件第2页浏览型号IDT74LVC161APGG的Datasheet PDF文件第3页浏览型号IDT74LVC161APGG的Datasheet PDF文件第4页浏览型号IDT74LVC161APGG的Datasheet PDF文件第5页浏览型号IDT74LVC161APGG的Datasheet PDF文件第6页浏览型号IDT74LVC161APGG的Datasheet PDF文件第7页 
3.3V CMOS PRESETTABLE  
IDT74LVC161A  
SYNCHRONOUS 4-BIT BINARY  
COUNTER WITH ASYNCHRONOUS  
RESET, 5 VOLT TOLERANT I/O  
FEATURES:  
features an internal look-ahead carry and can be used for high-speed  
counting. Synchronousoperationisprovidedbyhavingallflip-flopsclocked  
simultaniouslyonthepositive-goingedgeoftheclock(CP). Outputs (Q0 to  
Q3)ofthe counters maybe presettoa highorlowlevel. Alowlevelatthe  
parallelenableinput(PE)disables thecountingactionandcauses thedata  
• 0.5 MICRON CMOS Technology  
• ESD > 2000V per MIL-STD-883, Method 3015; > 200V using  
machine model (C = 200pF, R = 0)  
• VCC = 3.3V ± 0.3V, Normal Range  
• VCC = 2.7V to 3.6V, Extended Range  
• CMOS power levels (0.4μ W typ. static)  
• Rail-to-Rail output swing for increased noise margin  
• All inputs, outputs, and I/Os are 5V tolerant  
• Supports hot insertion  
atinputs (D toD )tobeloadedintothecounteronthepositive-goingedge  
3
oftheclock0(providedthattheset-upandholdtimerequirements forPEare  
met). Presettakes placeregardless ofthelevels atthecountenableinputs  
(CEPandCET). Alowlevelatthemasterresetinput(MR)setsallfouroutputs  
oftheflip-flops(Q0 toQ3)tolowlevelregardlessofthelevelsatCP,PE,CET,  
and CEP inputs (thus providing an asynchronous clear function).  
The look-aheadcarrysimplifies serialcascadingofthe counters. Both  
countenable inputs (CEPandCET)mustbe hightocount. The CETinput  
is fedforwardtoenabletheterminalcountoutput(TC). TheTCoutputthus  
enabledwillproduceahighoutputpulseofadurationapproximatelyequal  
to a high level output of Q0. This pulse can be used to enable the next  
cascadedstage. Themaximumclockfrequencyforthecascadedcounters  
isdeterminedbytheCPtoTCpropagationdelayandCEPtoCPset-uptime,  
accordingtothefollowingformula:  
• Available in SOIC and TSSOP packages  
DRIVE FEATURES:  
• High Output Drivers: ±24mA  
• Reduced system switching noise  
APPLICATIONS:  
• 5V and 3.3V mixed voltage systems  
• Data communication and telecommunication systems  
1
fmax  
=
DESCRIPTION:  
tp(max) (CP to TC) + tsu (CEP to CP)  
TheLVC161Ais ahigh-performance,low-power,low-voltage,Si-gate  
CMOSdevice,superiortomostadvancedCMOS-compatibleTTLfamilies.  
The LVC161A is a presettable synchronous binary counter which  
Inputs canbe drivenfromeither3.3Vor5Vdevices.This feature allows  
the use of this device as a translator in a mixed 3.3V/5V supply system.  
FUNCTIONALDIAGRAM  
STATEDIAGRAM  
5
3
4
6
0
1
2
3
4
5
6
7
8
D0  
D1  
D2  
D3  
9
PE  
PARALLEL LOAD  
CIRCUITRY  
15  
14  
13  
12  
CET  
CEP  
10  
7
15  
TC  
BINARY COUNTER  
2
1
CP  
MR  
11  
10  
9
Q0  
Q1  
13  
Q2  
12  
Q3  
11  
14  
TheIDTlogoisaregisteredtrademarkofIntegratedDeviceTechnology,Inc.  
INDUSTRIAL TEMPERATURE RANGE  
OCTOBER 1999  
1
©1999 Integrated Device Technology, Inc.  
DSC-5156/3  
1234567

中文翻译

下载PDF

与IDT74LVC161APGG相关器件

型号 品牌 获取价格 描述 数据表
IDT74LVC161APGG8 IDT

获取价格

 		Binary Counter, LVC/LCX/Z Series, Synchronous, Positive Edge Triggered, 4-Bit, Up Directio
IDT74LVC161APY ETC

获取价格

 		Synchronous Up Counter
IDT74LVC161APY8 IDT

获取价格

 		Binary Counter, LVC/LCX/Z Series, Synchronous, Positive Edge Triggered, 4-Bit, Up Directio
IDT74LVC161APYG IDT

获取价格

 		Binary Counter, LVC/LCX/Z Series, Synchronous, Positive Edge Triggered, 4-Bit, Up Directio
IDT74LVC161APYG8 IDT

获取价格

 		Binary Counter, LVC/LCX/Z Series, Synchronous, Positive Edge Triggered, 4-Bit, Up Directio
IDT74LVC161AQ ETC

获取价格

 		Synchronous Up Counter
IDT74LVC161AQ8 IDT

获取价格

 		Binary Counter, LVC/LCX/Z Series, Synchronous, Positive Edge Triggered, 4-Bit, Up Directio
IDT74LVC161AQG IDT

获取价格

 		Binary Counter, LVC/LCX/Z Series, Synchronous, Positive Edge Triggered, 4-Bit, Up Directio
IDT74LVC162244A IDT

获取价格

 		3.3V CMOS 16-BIT BUFFER/DRIVER WITH 3-STATE OUTPUTS AND 5 VOLT TOLERANT I/O
IDT74LVC162244APA IDT

获取价格

 		3.3V CMOS 16-BIT BUFFER/DRIVER WITH 3-STATE OUTPUTS AND 5 VOLT TOLERANT I/O

与IDT74LVC161APGG相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证