Datasheet > IDT72V265LA15PF9

IDT72V265LA15PF9

更新时间： 2024-11-10 08:35:59

品牌	Logo	应用领域
艾迪悌 - IDT		先进先出芯片
页数	文件大小	规格书
27页	436K
描述
FIFO, 16KX18, 10ns, Synchronous, CMOS, PQFP64, TQFP-64

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT72V265LA15PF9 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	QFP
包装说明：	TQFP-64	针数：	64
Reach Compliance Code：	compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.71	风险等级：	5.27
最长访问时间：	10 ns	其他特性：	RETRANSMIT
周期时间：	15 ns	JESD-30 代码：	S-PQFP-G64
JESD-609代码：	e0	长度：	14 mm
内存密度：	294912 bit	内存宽度：	18
湿度敏感等级：	3	功能数量：	1
端子数量：	64	字数：	16384 words
字数代码：	16000	工作模式：	SYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	16KX18	可输出：	YES
封装主体材料：	PLASTIC/EPOXY	封装代码：	LQFP
封装形状：	SQUARE	封装形式：	FLATPACK, LOW PROFILE
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	240
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最大供电电压 (Vsup)：	3.6 V	最小供电电压 (Vsup)：	3 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	COMMERCIAL
端子面层：	TIN LEAD	端子形式：	GULL WING
端子节距：	0.8 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	20	宽度：	14 mm

IDT72V265LA15PF9 数据手册

3.3 VOLT CMOS SuperSync FIFO™

8,192 x 18

16,384 x 18

IDT72V255LA

IDT72V265LA

• Output enable puts data outputs into high impedance state

• Easily expandable in depth and width

• Independent Read and Write clocks (permit reading and

writing simultaneously)

• Available in the 64-pin Thin Quad Flat Pack (TQFP) and the 64-

pin Slim Thin Quad Flat Pack (STQFP)

• High-performance submicron CMOS technology

• Industrial temperature range (–40°C to +85°C) is available

FEATURES:

• Choose among the following memory organizations:

IDT72V255LA

IDT72V265LA

8,192 x 18

16,384 x 18

• Pin-compatible with the IDT72V275/72V285 and IDT72V295/

72V2105 SuperSync FIFOs

• Functionally compatible with the 5 Volt IDT72255/72265 family

• 10ns read/write cycle time (6.5ns access time)

• Fixed, low first word data latency time

DESCRIPTION:

• 5V input tolerant

• Auto power down minimizes standby power consumption

• Master Reset clears entire FIFO

TheIDT72V255LA/72V265LAarefunctionallycompatibleversionsofthe

IDT72255/72265 designed to run off a 3.3V supply for very low power

consumption. TheIDT72V255LA/72V265LAareexceptionallydeep,high

speed, CMOS First-In-First-Out (FIFO) memories with clocked read and

writecontrols. TheseFIFOsoffernumerousimprovementsoverprevious

SuperSyncFIFOs,includingthefollowing:

• Partial Reset clears data, but retains programmable settings

• Retransmit operation with fixed, low first word data

latency time

• Empty, Full and Half-Full flags signal FIFO status

• Programmable Almost-Empty and Almost-Full flags, each flag

can default to one of two preselected offsets

• Program partial flags by either serial or parallel means

• Select IDT Standard timing (using EF and FF flags) or First

Word Fall Through timing (using OR and IR flags)

• Thelimitationofthefrequencyofoneclockinputwithrespecttotheother

has beenremoved. TheFrequencySelectpin(FS)has beenremoved,

thusitisnolongernecessarytoselectwhichofthetwoclockinputs,RCLK

or WCLK, is running at the higher frequency.

FUNCTIONAL BLOCK DIAGRAM

D0 -D17

WEN

WCLK

SEN

OFFSET REGISTER

INPUT REGISTER

FF/IR

PAF

EF/OR

FLAG

LOGIC

WRITE CONTROL

LOGIC

PAE

FWFT/SI

RAM ARRAY

8,192 x 18

16,384 x 18

WRITE POINTER

READ POINTER

READ

CONTROL

LOGIC

OUTPUT REGISTER

MRS

PRS

RESET

LOGIC

RCLK

REN

4672 drw 01

Q0 -Q17

TheIDTlogoisaregisteredtrademarkandtheSuperSyncFIFOisatrademark ofIntegratedDeviceTechnology,Inc.

COMMERCIAL AND INDUSTRIAL TEMPERATURE RANGES

APRIL 2001

2001 Integrated Device Technology, Inc

DSC-4672/1

12 3 4 5 6 7...27

中文翻译

下载PDF

与IDT72V265LA15PF9相关器件

型号	品牌	获取价格	描述	数据表
IDT72V265LA15PFI	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18
IDT72V265LA15TF	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18
IDT72V265LA15TF8	IDT	获取价格	FIFO, 16KX18, 10ns, Synchronous, CMOS, PQFP64, SLIM, TQFP-64
IDT72V265LA15TF9	IDT	获取价格	FIFO, 16KX18, 10ns, Synchronous, CMOS, PQFP64, STQFP-64
IDT72V265LA15TFGI	IDT	获取价格	FIFO, 16KX18, 10ns, Synchronous, CMOS, PQFP64, GREEN, SLIM, TQFP-64
IDT72V265LA15TFI	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18
IDT72V265LA15TFI8	IDT	获取价格	FIFO, 16KX18, 10ns, Synchronous, CMOS, PQFP64, SLIM, TQFP-64
IDT72V265LA20PF	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18
IDT72V265LA20PFG	IDT	获取价格	FIFO, 16KX18, 12ns, Synchronous, CMOS, PQFP64, GREEN, PLASTIC, TQFP-64
IDT72V265LA20PFI	IDT	获取价格	3.3 VOLT CMOS SuperSync FIFO 8,192 x 18 16,384 x 18

与IDT72V265LA15PF9相关文章

英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

22
苹果iPhone 17将全系采用三星/LG显示LTPO OLED面板
2024-11-05

21
三星深化印度制造布局，供应链本地化进程加速
2024-10-29

48
芯擎科技“星辰一号”自动驾驶芯片点亮成功，2025年量产在即
2024-10-29

39

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72V265LA15PF9

IDT72V265LA15PF9 技术参数

IDT72V265LA15PF9 数据手册

与IDT72V265LA15PF9相关器件

与IDT72V265LA15PF9相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT72V265LA15PF9

IDT72V265LA15PF9 技术参数

IDT72V265LA15PF9 数据手册

与IDT72V265LA15PF9相关器件

与IDT72V265LA15PF9相关文章

您还可以找

您在本页遇到什么问题？