5秒后页面跳转
捷配首页

Datasheet > IDT72T20108L5BBI
IDT72T20108L5BBI PDF预览

IDT72T20108L5BBI

更新时间： 2024-01-19 07:41:27
品牌 Logo 应用领域
艾迪悌 - IDT 先进先出芯片双倍数据速率
页数 文件大小 规格书
51页 478K
描述
2.5 VOLT HIGH-SPEED TeraSync? DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION

阅读下载

获取价格

IDT72T20108L5BBI 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
零件包装代码：BGA包装说明：17 X 17 MM, 1 MM PITCH, PLASTIC, BGA-208
针数：208Reach Compliance Code：not_compliant
ECCN代码：EAR99HTS代码：8542.32.00.71
风险等级：5.92最长访问时间：3.6 ns
其他特性：ALTERNATIVE MEMORY WIDTH 10备用内存宽度：10
最大时钟频率 (fCLK)：200 MHz周期时间：5 ns
JESD-30 代码：S-PBGA-B208JESD-609代码：e0
长度：17 mm内存密度：1310720 bit
内存集成电路类型：OTHER FIFO内存宽度：20
湿度敏感等级：3功能数量：1
端子数量：208字数：65536 words
字数代码：64000工作模式：SYNCHRONOUS
最高工作温度：70 °C最低工作温度：
组织：64KX20可输出：YES
封装主体材料：PLASTIC/EPOXY封装代码：BGA
封装等效代码：BGA208,16X16,40封装形状：SQUARE
封装形式：GRID ARRAY并行/串行：PARALLEL
峰值回流温度（摄氏度）：225电源：1.5/2.5,2.5 V
认证状态：Not Qualified座面最大高度：1.97 mm
最大待机电流：0.05 A子类别：FIFOs
最大压摆率：0.06 mA最大供电电压 (Vsup)：2.625 V
最小供电电压 (Vsup)：2.375 V标称供电电压 (Vsup)：2.5 V
表面贴装：YES技术：CMOS
温度等级：COMMERCIAL端子面层：Tin/Lead (Sn63Pb37)
端子形式：BALL端子节距：1 mm
端子位置：BOTTOM处于峰值回流温度下的最长时间：30
宽度：17 mmBase Number Matches：1

IDT72T20108L5BBI 数据手册

 浏览型号IDT72T20108L5BBI的Datasheet PDF文件第6页浏览型号IDT72T20108L5BBI的Datasheet PDF文件第7页浏览型号IDT72T20108L5BBI的Datasheet PDF文件第8页浏览型号IDT72T20108L5BBI的Datasheet PDF文件第10页浏览型号IDT72T20108L5BBI的Datasheet PDF文件第11页浏览型号IDT72T20108L5BBI的Datasheet PDF文件第12页 
IDT72T2098/108/118/128 2.5V HIGH-SPEED TeraSync™ DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATIONS  
32K x 20/64K x 10, 64K x 20/128K x 10, 128K x 20/256K x 10, 256K x 20/512K x 10  
COMMERCIAL AND INDUSTRIAL  
TEMPERATURERANGES  
ABSOLUTEMAXIMUMRATINGS  
CAPACITANCE(TA = +25°C, f = 1.0MHz)  
Parameter(1)  
Conditions  
Max.  
Unit  
Symbol  
Rating  
Commercial  
–0.5to+3.6(2)  
Unit  
Symbol  
VTERM  
TerminalVoltage  
with respect to GND  
V
CIN  
Input  
Capacitance  
VIN = 0V  
10(3)  
pF  
(2,3)  
TSTG  
IOUT  
StorageTemperature  
DCOutputCurrent  
–55 to +125  
–50 to +50  
°C  
mA  
(1,2)  
COUT  
Output  
Capacitance  
VOUT = 0V  
10  
pF  
NOTES:  
NOTES:  
1. With output deselected, (OE ≥ VIH).  
2. Characterized values, not currently tested.  
3. CIN for Vref is 20pF.  
1. Stresses greater than those listed under ABSOLUTE MAXIMUM RATINGS may cause  
permanent damage to the device. This is a stress rating only and functional operation  
of the device at these or any other conditions above those indicated in the operational  
sections of this specification is not implied. Exposure to absolute maximum rating  
conditions for extended periods may affect reliability.  
2. Compliant with JEDEC JESD8-5. VCC terminal only.  
RECOMMENDEDDCOPERATINGCONDITIONS  
Symbol  
VCC  
Parameter  
Min.  
2.375  
0
Typ.  
2.5  
0
Max.  
2.625  
0
Unit  
V
SupplyVoltage  
SupplyVoltage  
GND  
V
VIH  
InputHighVoltage  
LVTTL  
eHSTL  
HSTL  
1.7  
VREF+0.2  
VREF+0.2  
—
—
—
3.45  
—
—
V
V
V
VIL  
InputLowVoltage  
LVTTL  
eHSTL  
HSTL  
-0.3  
—
—
—
—
—
0.7  
VREF-0.2  
VREF-0.2  
V
V
V
VREF  
(HSTL only)  
VoltageReferenceInput eHSTL  
HSTL  
0.8  
0.68  
0.9  
0.75  
1.0  
0.9  
V
V
TA  
OperatingTemperatureCommercial  
OperatingTemperatureIndustrial  
0
—
—
70  
85  
°C  
°C  
TA  
-40  
NOTE:  
1. VREF is only required for HSTL or eHSTL inputs. VREF should be tied LOW for LVTTL operation.  
DCELECTRICALCHARACTERISTICS  
(Commercial: VCC = 2.5V ± 0.125V, TA = 0°C to +70°C;Industrial: VCC = 2.5V ± 0.125V, TA = -40°C to +85°C)  
Symbol  
ILI  
Parameter  
Min.  
–10  
–10  
Max.  
10  
Unit  
InputLeakageCurrent  
OutputLeakageCurrent  
µA  
µA  
V
V
V
ILO  
10  
(5)  
VOH  
OutputLogic“1”Voltage, IOH = –8 mA @VDDQ = 2.5V ± 0.125V (LVTTL)  
IOH = –8 mA @VDDQ = 1.8V ± 0.1V (eHSTL)  
VDDQ-0.4  
VDDQ-0.4  
VDDQ-0.4  
—
—
—
IOH = –8 mA @VDDQ = 1.5V ± 0.1V (HSTL)  
VOL  
OutputLogic“0”Voltage, IOL = 8 mA @VDDQ = 2.5V ± 0.125V (LVTTL)  
IOL = 8 mA @VDDQ = 1.8V ± 0.1V (eHSTL)  
—
—
—
0.4V  
0.4V  
0.4V  
V
V
V
IOL = 8 mA @VDDQ = 1.5V ± 0.1V (HSTL)  
ICC1(1,2)  
ICC2(1)  
Active VCC Current (VCC = 2.5V)  
I/O = LVTTL  
I/O = HSTL  
I/O = eHSTL  
—
—
—
20  
60  
60  
mA  
mA  
mA  
Standby VCC Current (VCC = 2.5V) I/O = LVTTL  
—
—
—
10  
50  
50  
mA  
mA  
mA  
I/O = HSTL  
I/O = eHSTL  
NOTES:  
1. Both WCLK and RCLK toggling at 20MHz. Data inputs toggling at 10MHz. WCS = HIGH, REN or RCS = HIGH.  
2. Typical ICC1 calculation: for LVTTL I/O ICC1 (mA) = 0.6mA x fs, fs = WCLK frequency = RCLK frequency (in MHz)  
for HSTL or eHSTL I/O ICC1 (mA) = 38mA + (0.7mA x fs), fs = WCLK frequency = RCLK frequency (in MHz)  
3. Typical IDDQ calculation: With Data Outputs in High-Impedance: IDDQ (mA) = 0.15mA x fs  
With Data Outputs in Low-Impedance: IDDQ (mA) = (CL x VDDQ x fs x 2N)/2000  
fs = WCLK frequency = RCLK frequency (in MHz), VDDQ = 2.5V for LVTTL; 1.5V for HSTL; 1.8V for eHSTL, N = Number of outputs switching.  
tA = 25°C, CL = capacitive load (pf)  
4. Total Power consumed: PT = [(VCC x ICC) + (VDDQ x IDDQ)].  
5. Outputs are not 3.3V tolerant.  
9
1...6789101112...51

下载PDF

与IDT72T20108L5BBI相关器件

型号 品牌 描述 获取价格 数据表
IDT72T20108L6-7BBI IDT FIFO, 64KX20, 3.8ns, Synchronous, CMOS, PBGA208, 17 X 17 MM, 1 MM PITCH, PLASTIC, BGA-208

获取价格
IDT72T20108L6BB IDT 2.5 VOLT HIGH-SPEED TeraSync? DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION

获取价格
IDT72T20108L6BBI IDT 2.5 VOLT HIGH-SPEED TeraSync? DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION

获取价格
IDT72T20108L7BB IDT 2.5 VOLT HIGH-SPEED TeraSync? DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION

获取价格
IDT72T20108L7BBI IDT 2.5 VOLT HIGH-SPEED TeraSync? DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION

获取价格
IDT72T20118 IDT 2.5 VOLT HIGH-SPEED TeraSync? DDR/SDR FIFO 20-BIT/10-BIT CONFIGURATION

获取价格

与IDT72T20108L5BBI相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证