Datasheet > 存储 > SRAM> IDT71V3577SA80BQGI

IDT71V3577SA80BQGI

更新时间： 2024-11-10 22:25:27

品牌	Logo	应用领域
艾迪悌 - IDT		计数器静态存储器
页数	文件大小	规格书
22页	522K
描述
128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter, Single Cycle Deselect

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT71V3577SA80BQGI 技术参数

是否Rohs认证：	符合	生命周期：	Obsolete
零件包装代码：	BGA	包装说明：	FBGA-165
针数：	165	Reach Compliance Code：	compliant
ECCN代码：	3A991.B.2.A	HTS代码：	8542.32.00.41
风险等级：	5.67	最长访问时间：	8 ns
其他特性：	FLOW-THROUGH ARCHITECTURE	JESD-30 代码：	R-PBGA-B165
JESD-609代码：	e1	长度：	15 mm
内存密度：	4718592 bit	内存集成电路类型：	CACHE SRAM
内存宽度：	36	湿度敏感等级：	3
功能数量：	1	端子数量：	165
字数：	131072 words	字数代码：	128000
工作模式：	SYNCHRONOUS	最高工作温度：	85 °C
最低工作温度：	-40 °C	组织：	128KX36
封装主体材料：	PLASTIC/EPOXY	封装代码：	TBGA
封装形状：	RECTANGULAR	封装形式：	GRID ARRAY, THIN PROFILE
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	260
认证状态：	Not Qualified	座面最大高度：	1.2 mm
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	TIN SILVER COPPER	端子形式：	BALL
端子节距：	1 mm	端子位置：	BOTTOM
处于峰值回流温度下的最长时间：	30	宽度：	13 mm
Base Number Matches：	1

IDT71V3577SA80BQGI 数据手册

浏览型号IDT71V3577SA80BQGI的Datasheet PDF文件第2页

浏览型号IDT71V3577SA80BQGI的Datasheet PDF文件第3页

浏览型号IDT71V3577SA80BQGI的Datasheet PDF文件第4页

浏览型号IDT71V3577SA80BQGI的Datasheet PDF文件第5页

浏览型号IDT71V3577SA80BQGI的Datasheet PDF文件第6页

IDT71V3577S

IDT71V3579S

IDT71V3577SA

IDT71V3579SA

128K X 36, 256K X 18

3.3V Synchronous SRAMs

3.3V I/O, Flow-Through Outputs

Burst Counter, Single Cycle Deselect

Description

Features

◆

The IDT71V3577/79 are high-speed SRAMs organized as

128Kx36/256Kx18.TheIDT71V3577/79SRAMs containwrite,data,

address andcontrolregisters.Therearenoregisters inthedataoutput

path(flow-througharchitecture).InternallogicallowstheSRAMtogen-

erateaself-timedwritebaseduponadecisionwhichcanbeleftuntilthe

endofthe write cycle.

128K x 36, 256K x 18 memory configurations

◆

Supports fast access times:

Commercial:

– 7.5ns up to 117MHz clock frequency

CommercialandIndustrial:

– 8.0ns up to 100MHz clock frequency

– 8.5ns up to 87MHz clock frequency

LBO input selects interleaved or linear burst mode

Self-timedwritecyclewithglobalwritecontrol(GW),bytewrite

enable (BWE), and byte writes (BWx)

3.3V core power supply

Power down controlled by ZZ input

3.3V I/O

Theburstmodefeatureoffersthehighestlevelofperformancetothe

systemdesigner,astheIDT71V3577/79canprovidefourcyclesofdata

forasingleaddress presentedtotheSRAM. Aninternalburstaddress

counteracceptsthefirstcycleaddressfromtheprocessor,initiatingthe

accesssequence.Thefirstcycleofoutputdatawillflow-throughfromthe

arrayafteraclock-to-dataaccesstimedelayfromtherisingclockedgeof

the same cycle. If burst mode operation is selected (ADV=LOW), the

subsequentthreecyclesofoutputdatawillbeavailabletotheuseronthe

next three rising clock edges. The order of these three addresses are

definedbytheinternalburstcounterandtheLBO inputpin.

◆

Optional - Boundary Scan JTAG Interface (IEEE 1149.1

compliant)

◆

Packaged in a JEDEC Standard 100-pin plastic thin quad

The IDT71V3577/79 SRAMs utilize IDT’s latest high-performance

CMOSprocessandarepackagedinaJEDECstandard14mmx20mm

100-pinthinplasticquadflatpack(TQFP)aswellasa119ballgridarray

(BGA) and a 165 fine pitch ball grid array (fBGA).

flatpack(TQFP),119ballgridarray(BGA)and165finepitchball

grid array

PinDescriptionSummary

A⁰-A¹⁷

Address Inputs

Input

Synchronous

Asynchronous

Synchronous

Chip Enable

CS⁰, CS1

Chip Selects

Output Enable

Global Write Enable

Byte Write Enable

Individual Byte Write Selects

BWE

(1)

BW¹, BW², BW³, BW4

CLK

ADV

ADSC

ADSP

LBO

Clock

Input

Output

Input

I/O

N/A

Synchronous

Burst Address Advance

Address Status (Cache Controller)

Address Status (Processor)

Linear / Interleaved Burst Order

Test Mode Select

Test Data Input

TMS

TDI

Synchronous

N/A

TCK

TDO

Test Clock

Test Data Output

Synchronous

Asynchronous

Synchronous

N/A

JTAG Reset (Optional)

Sleep Mode

TRST

I/O⁰-I/O³¹, I/O^P1-I/O^P4

V^DD, V^DDQ

Data Input / Output

Core Power, I/O Power

Ground

Supply

V^SS

N/A

NOTE:

5280 tbl 01

1. BW3 and BW4 are not applicable for the IDT71V3579.

FEBRUARY 2005

DSC-5280/08

12 3 4 5 6 7...22

中文翻译

下载PDF

与IDT71V3577SA80BQGI相关器件

型号	品牌	获取价格	描述	数据表
IDT71V3577SA80BQI	IDT	获取价格	Cache SRAM, 128KX36, 8ns, CMOS, PBGA165, FBGA-165
IDT71V3577SA80PFG	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3577SA80PFGI	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3577SA85BGG	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3577SA85BGGI	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3577SA85BQG	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3577SA85BQGI	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3577SA85PFG	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3577SA85PFGI	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 3.3V I/O, Flow-Through Outputs Burst Counter,
IDT71V3577YS65BG	IDT	获取价格	Cache SRAM, 128KX36, 6.5ns, CMOS, PBGA119, BGA-119

与IDT71V3577SA80BQGI相关文章

国产厂商思特威CMOS图像传感器芯片单月出货超1亿颗，技术创新引领行业发展
2024-11-14

23
台积电5nm和3nm产能利用率达100%，半导体行业景气度持续攀升
2024-11-14

7
AMD宣布全球裁员约1000人，调整战略聚焦增长
2024-11-14

8
英伟达新AI芯片Rubin或提前半年亮相
2024-11-05

31

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V3577SA80BQGI

IDT71V3577SA80BQGI 技术参数

IDT71V3577SA80BQGI 数据手册

与IDT71V3577SA80BQGI相关器件

与IDT71V3577SA80BQGI相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V3577SA80BQGI

IDT71V3577SA80BQGI 技术参数

IDT71V3577SA80BQGI 数据手册

与IDT71V3577SA80BQGI相关器件

与IDT71V3577SA80BQGI相关文章

您还可以找

您在本页遇到什么问题？