Datasheet > IDT71V2576S133PFI8

IDT71V2576S133PFI8

更新时间： 2024-01-13 14:33:19

品牌	Logo	应用领域
艾迪悌 - IDT		时钟静态存储器内存集成电路
页数	文件大小	规格书
23页	508K
描述
Cache SRAM, 128KX36, 4.2ns, CMOS, PQFP100, 14 X 20 MM, PLASTIC, TQFP-100

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT71V2576S133PFI8 技术参数

是否Rohs认证：	不符合	生命周期：	Obsolete
零件包装代码：	QFP	包装说明：	14 X 20 MM, PLASTIC, TQFP-100
针数：	100	Reach Compliance Code：	not_compliant
ECCN代码：	3A991.B.2.A	HTS代码：	8542.32.00.41
风险等级：	5.92	Is Samacsys：	N
最长访问时间：	4.2 ns	其他特性：	PIPELINED ARCHITECTURE
最大时钟频率 (fCLK)：	133 MHz	I/O 类型：	COMMON
JESD-30 代码：	R-PQFP-G100	JESD-609代码：	e0
长度：	20 mm	内存密度：	4718592 bit
内存集成电路类型：	CACHE SRAM	内存宽度：	36
湿度敏感等级：	3	功能数量：	1
端子数量：	100	字数：	131072 words
字数代码：	128000	工作模式：	SYNCHRONOUS
最高工作温度：	85 °C	最低工作温度：	-40 °C
组织：	128KX36	输出特性：	3-STATE
封装主体材料：	PLASTIC/EPOXY	封装代码：	LQFP
封装等效代码：	QFP100,.63X.87	封装形状：	RECTANGULAR
封装形式：	FLATPACK, LOW PROFILE	并行/串行：	PARALLEL
峰值回流温度（摄氏度）：	240	电源：	2.5,3.3 V
认证状态：	Not Qualified	座面最大高度：	1.6 mm
最大待机电流：	0.035 A	最小待机电流：	3.13 V
子类别：	SRAMs	最大压摆率：	0.26 mA
最大供电电压 (Vsup)：	3.465 V	最小供电电压 (Vsup)：	3.135 V
标称供电电压 (Vsup)：	3.3 V	表面贴装：	YES
技术：	CMOS	温度等级：	INDUSTRIAL
端子面层：	Tin/Lead (Sn85Pb15)	端子形式：	GULL WING
端子节距：	0.65 mm	端子位置：	QUAD
处于峰值回流温度下的最长时间：	20	宽度：	14 mm
Base Number Matches：	1

IDT71V2576S133PFI8 数据手册

浏览型号IDT71V2576S133PFI8的Datasheet PDF文件第2页

浏览型号IDT71V2576S133PFI8的Datasheet PDF文件第3页

浏览型号IDT71V2576S133PFI8的Datasheet PDF文件第4页

浏览型号IDT71V2576S133PFI8的Datasheet PDF文件第5页

浏览型号IDT71V2576S133PFI8的Datasheet PDF文件第6页

浏览型号IDT71V2576S133PFI8的Datasheet PDF文件第7页

128K X 36, 256K X 18

IDT71V2576

IDT71V2578

3.3VSynchronousSRAMs

2.5V I/O, Pipelined Outputs,

Burst Counter, Single Cycle Deselect

Features

Description

◆

128K x 36, 256K x 18 memory configurations

The IDT71V2576/78 are high-speed SRAMs organized as 128K x

36/256Kx18.TheIDT71V2576/78SRAMscontainwrite,data,address

andcontrolregisters. InternallogicallowstheSRAMtogenerateaself-

timedwritebaseduponadecisionwhichcanbeleftuntiltheendofthewrite

cycle.

◆

Supports high system speed:

CommercialandIndustrial:

– 150MHz 3.8ns clock access time

– 133MHz 4.2ns clock access time

LBO input selects interleaved or linear burst mode

◆

Theburstmodefeatureoffersthehighestlevelofperformancetothe

◆

Self-timedwritecyclewithglobalwritecontrol(GW),bytewrite systemdesigner,astheIDT71V2576/78canprovidefourcyclesofdata

enable (BWE), and byte writes (BWx)

3.3V core power supply

Power down controlled by ZZ input

2.5V I/O

Packaged in a JEDEC Standard 100-pin plastic thin quad operationisselected(ADV=LOW),thesubsequentthreecyclesofoutput

flatpack(TQFP),119ballgridarray(BGA)and165finepitchball datawillbeavailabletotheuseronthenextthreerisingclockedges. The

forasingleaddress presentedtotheSRAM. Aninternalburstaddress

counteracceptsthefirstcycleaddressfromtheprocessor,initiatingthe

accesssequence.Thefirstcycleofoutputdatawillbepipelinedforone

cycle before it is available on the next rising clock edge. If burst mode

◆

grid array (fBGA)

orderofthesethreeaddressesaredefinedbytheinternalburstcounter

andthe LBO inputpin.

The IDT71V2576/78 SRAMs utilize IDT’s latest high-performance

CMOSprocessandarepackagedinaJEDECstandard14mmx20mm

100-pinthinplasticquadflatpack(TQFP)aswellasa119 ballgridarray

(BGA) and 165 fine pitch ball grid array (fBGA).

PinDescriptionSummary

A -A

Address Inputs

Input

I/O

Synchronous

Asynchronous

Synchronous

N/A

Chip Enable

CS , CS

Chip Selects

Output Enable

Global Write Enable

Byte Write Enable

Individual Byte Write Selects

Clock

BWE

(1)

¹,

²,

³,

BW BW BW BW

CLK

ADV

ADSC

ADSP

LBO

Burst Address Advance

Address Status (Cache Controller)

Address Status (Processor)

Linear / Interleaved Burst Order

Sleep Mode

Synchronous

Asynchronous

Synchronous

N/A

I/O -I/O , I/O -I/O

Data Input / Output

Core Power, I/O Power

Ground

DD DDQ

V , V

Supply

N/A

4876 tbl 01

NOTE:

1. BW3 and BW4 are not applicable for the IDT71V2578.

OCTOBER 2000

DSC-4876/07

12 3 4 5 6 7...23

中文翻译

下载PDF

与IDT71V2576S133PFI8相关器件

型号	品牌	获取价格	描述	数据表
IDT71V2576S150BG	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 2.5V I/O, Pipelined Outputs, Burst Counter, Si
IDT71V2576S150BG8	IDT	获取价格	Cache SRAM, 128KX36, 3.8ns, CMOS, PBGA119, BGA-119
IDT71V2576S150BGG	IDT	获取价格	Cache SRAM, 128KX36, 3.8ns, CMOS, PBGA119, BGA-119
IDT71V2576S150BGGI	IDT	获取价格	Cache SRAM, 128KX36, 3.8ns, CMOS, PBGA119, BGA-119
IDT71V2576S150BGI	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 2.5V I/O, Pipelined Outputs, Burst Counter, Si
IDT71V2576S150BGI8	IDT	获取价格	Cache SRAM, 128KX36, 3.8ns, CMOS, PBGA119, BGA-119
IDT71V2576S150BQ	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 2.5V I/O, Pipelined Outputs, Burst Counter, Si
IDT71V2576S150BQG	IDT	获取价格	Cache SRAM, 128KX36, 3.8ns, CMOS, PBGA165, FBGA-165
IDT71V2576S150BQI	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 2.5V I/O, Pipelined Outputs, Burst Counter, Si
IDT71V2576S150PF	IDT	获取价格	128K X 36, 256K X 18 3.3V Synchronous SRAMs 2.5V I/O, Pipelined Outputs, Burst Counter, Si

与IDT71V2576S133PFI8相关文章

RF5110数据手册详解：3V GSM射频功率放大器的深度分析
2024-07-12

7
REF1004-1.2手册详解：引脚信息、产品描述、参数分析
2024-07-12

6
晶闸管的静态特性与伏安特性详解
2024-07-11

9
贴片电容的工作原理与参数识别
2024-07-11

13

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V2576S133PFI8

IDT71V2576S133PFI8 技术参数

IDT71V2576S133PFI8 数据手册

与IDT71V2576S133PFI8相关器件

与IDT71V2576S133PFI8相关文章

您还可以找

产品中心

服务支持

精选活动

关于我们

帮助中心

IDT71V2576S133PFI8

IDT71V2576S133PFI8 技术参数

IDT71V2576S133PFI8 数据手册

与IDT71V2576S133PFI8相关器件

与IDT71V2576S133PFI8相关文章

您还可以找

您在本页遇到什么问题？