Datasheet > IDT70125L25J8

IDT70125L25J8

更新时间： 2024-02-03 22:15:26

品牌	Logo	应用领域
艾迪悌 - IDT		静态存储器内存集成电路
页数	文件大小	规格书
15页	127K
描述
Dual-Port SRAM, 2KX9, 25ns, CMOS, PQCC52, 0.750 X 0.750 INCH, 0.170 INCH HEIGHT, PLASTIC, LCC-52

阅读下载

中文翻译

获取价格

技术参数
数据手册

如果您发现信息不准确，欢迎纠错

IDT70125L25J8 技术参数

是否无铅：	含铅	是否Rohs认证：	不符合
生命周期：	Obsolete	零件包装代码：	LCC
包装说明：	0.750 X 0.750 INCH, 0.170 INCH HEIGHT, PLASTIC, LCC-52	针数：	52
Reach Compliance Code：	not_compliant	ECCN代码：	EAR99
HTS代码：	8542.32.00.41	风险等级：	5.34
最长访问时间：	25 ns	其他特性：	INTERRUPT FLAG; AUTOMATIC POWER-DOWN; BATTERY BACKUP
I/O 类型：	COMMON	JESD-30 代码：	S-PQCC-J52
JESD-609代码：	e0	长度：	19.1262 mm
内存密度：	18432 bit	内存集成电路类型：	DUAL-PORT SRAM
内存宽度：	9	湿度敏感等级：	3
功能数量：	1	端口数量：	2
端子数量：	52	字数：	2048 words
字数代码：	2000	工作模式：	ASYNCHRONOUS
最高工作温度：	70 °C	最低工作温度：
组织：	2KX9	输出特性：	3-STATE
可输出：	YES	封装主体材料：	PLASTIC/EPOXY
封装代码：	QCCJ	封装等效代码：	LDCC52,.8SQ
封装形状：	SQUARE	封装形式：	CHIP CARRIER
并行/串行：	PARALLEL	峰值回流温度（摄氏度）：	225
电源：	5 V	认证状态：	Not Qualified
座面最大高度：	4.57 mm	最大待机电流：	0.015 A
最小待机电流：	2 V	子类别：	SRAMs
最大压摆率：	0.22 mA	最大供电电压 (Vsup)：	5.5 V
最小供电电压 (Vsup)：	4.5 V	标称供电电压 (Vsup)：	5 V
表面贴装：	YES	技术：	CMOS
温度等级：	COMMERCIAL	端子面层：	Tin/Lead (Sn85Pb15)
端子形式：	J BEND	端子节距：	1.27 mm
端子位置：	QUAD	处于峰值回流温度下的最长时间：	30
宽度：	19.1262 mm

IDT70125L25J8 数据手册

IDT70121/IDT70125

High-Speed 2K x 9 Dual-Port Static RAM with Busy & Interrupt

Industrial and Commercial Temperature Ranges

Timing Waveform of Read Cycle No. 1, Either Side^(1,2,4)

tRC

ADDRESS

tAA

tOH

DATAOUT

PREVIOUS DATA VALID

DATA VALID

BUSYOUT

2654 drw 05

(3,4)

tBDD

Timing Waveform of Read Cycle No. 2, Either Side⁽⁵⁾

tACE

(2)

(4)

tHZ

tAOE

(2)

(1)

tHZ

tLZ

VALID DATA

DATAOUT

(1)

(4)

tLZ

tPD

tPU

ICC

50%

CURRENT

ISS

2654 drw 06

NOTES:

1. Timing depends on which signal is aserted last, OE or CE.

2. Timing depends on which signal is deaserted first, OE or CE.

3. tBDD delay is required only in a case where the opposite port is completing a write operation to the same address location. For simultaneous read operations

BUSY has no relationship to valid output data.

4. Start of valid data depends on which timing becomes effective last, tAOE, tACE, tAA, or tBDD.

5. R/W = VIH, CE = VIL, and OE = VIL, and the address is valid prior to other coincidental with CE transition LOW.

APRIL 05, 2006

1...4 5 678 9 10...15

中文翻译

下载PDF

与IDT70125L25J8相关器件

型号	品牌	描述	获取价格	数据表
IDT70125L25JG	IDT	HIGH-SPEED 2K x 9 DUAL-PORT STATIC RAM WITH BUSY & INTERRUPT	获取价格
IDT70125L25JGI	IDT	HIGH-SPEED 2K x 9 DUAL-PORT STATIC RAM WITH BUSY & INTERRUPT	获取价格
IDT70125L25L	IDT	Multi-Port SRAM, 2KX9, 25ns, CMOS, CQCC52	获取价格
IDT70125L25L52	ETC	x9 Dual-Port SRAM	获取价格
IDT70125L35J	IDT	HIGH-SPEED 2K x 9 DUAL-PORT STATIC RAM WITH BUSY & INTERRUPT	获取价格
IDT70125L35J8	IDT	Dual-Port SRAM, 2KX9, 35ns, CMOS, PQCC52, 0.750 X 0.750 INCH, 0.170 INCH HEIGHT, PLASTIC,	获取价格