5秒后页面跳转
捷配首页

Datasheet > ICS952004AF
ICS952004AF PDF预览

ICS952004AF

更新时间： 2024-11-22 09:14:07
品牌 Logo 应用领域
艾迪悌 - IDT 光电二极管
页数 文件大小 规格书
20页 174K
描述
Clock Generator, PDSO48

阅读下载

中文翻译

获取价格

ICS952004AF 技术参数

是否Rohs认证： 不符合生命周期：Obsolete
Reach Compliance Code：not_compliant风险等级：5.92
JESD-30 代码：R-PDSO-G48JESD-609代码：e0
湿度敏感等级：1端子数量：48
最高工作温度：70 °C最低工作温度：
封装主体材料：PLASTIC/EPOXY封装代码：SSOP
封装等效代码：SSOP48,.4封装形状：RECTANGULAR
封装形式：SMALL OUTLINE, SHRINK PITCH电源：3.3 V
认证状态：Not Qualified子类别：Clock Generators
最大压摆率：280 mA标称供电电压：3.3 V
表面贴装：YES温度等级：COMMERCIAL
端子面层：Tin/Lead (Sn85Pb15)端子形式：GULL WING
端子节距：0.635 mm端子位置：DUAL
Base Number Matches：1

ICS952004AF 数据手册

 浏览型号ICS952004AF的Datasheet PDF文件第2页浏览型号ICS952004AF的Datasheet PDF文件第3页浏览型号ICS952004AF的Datasheet PDF文件第4页浏览型号ICS952004AF的Datasheet PDF文件第5页浏览型号ICS952004AF的Datasheet PDF文件第6页浏览型号ICS952004AF的Datasheet PDF文件第7页 
Integrated  
Circuit  
ICS952004  
Systems, Inc.  
Programmable Timing Control Hub™ for P4™ processor  
Recommended Application:  
SIS 645/650 style chipsets.  
Pin Configuration  
VDDREF  
**FS0/REF0  
**FS1/REF1  
**FS2/REF2  
GNDREF  
X1  
1
2
48  
47  
46  
45  
44  
43  
42  
41  
40  
39  
38  
37  
36  
35  
34  
33  
32  
31  
30  
29  
28  
27  
26  
25  
VDDSD  
SDRAM  
GNDSD  
Output Features:  
3
4
5
6
7
8
9
10  
11  
12  
13  
14  
15  
16  
17  
18  
19  
20  
21  
22  
23  
24  
CPU_STOP#*  
CPUCLKT_1  
CPUCLKC_1  
VDDCPU  
GNDCPU  
CPUCLKT_0  
CPUCLKC_0  
IREF  
GNDA  
VDDA  
SCLK  
SDATA  
PD#*/Vtt_PWRGD  
GNDAGP  
AGPCLK0  
AGPCLK1  
VDDAGP  
VDDA48  
•
2 - Pairs of differential CPUCLKs (differential current mode)  
•
•
1 - SDRAM @ 3.3V  
8 - PCI @3.3V  
X2  
GNDZ  
ZCLK0  
ZCLK1  
•
•
•
•
2 - AGP @ 3.3V  
2 - ZCLKs @ 3.3V  
1- 48MHz, @3.3V fixed.  
1- 24/48MHz, @3.3V selectable by I2C  
(Default is 24MHz)  
VDDZ  
*PCI_STOP#  
VDDPCI  
**FS3/PCICLK_F0  
**FS4/PCICLK_F1  
PCICLK0  
PCICLK1  
GNDPCI  
•
3- REF @3.3V, 14.318MHz.  
VDDPCI  
PCICLK2  
PCICLK3  
PCICLK4  
PCICLK5  
GNDPCI  
Features/Benefits:  
48MHz  
24_48MHz/MULTISEL*  
•
Selectable asynchronous/synchronous AGP, ZCLK and  
PCI outputs  
GND48  
•
Programmable output frequency, divider ratios, output rise/  
falltime, output skew.  
48-Pin 300-mil SSOP  
•
•
Programmable spread percentage for EMI control.  
Watchdog timer technology to reset system  
if system malfunctions.  
* These inputs have a 120K pull up to VDD.  
** These inputs have a 120K pull down to GND.  
•
•
Programmable watch dog safe frequency.  
Support I2C Index read/write and block read/write  
operations.  
Block Diagram  
PLL2  
48MHz  
•
•
•
For PC133 SDRAM system use the ICS9179-16 as the  
memory buffer.  
For DDR SDRAM system use the ICS93705 or  
ICS93722 as the memory buffer.  
Uses external 14.318MHz crystal.  
24_48MHz  
/ 2  
X1  
X2  
XTAL  
OSC  
REF (1:0)  
2
Key Specifications:  
PLL1  
Spread  
Spectrum  
CPU  
DIVDER  
CPUCLKT (1:0)  
CPUCLKC (1:0)  
Stop  
2
•
•
•
PCI - PCI output skew: < 500ps  
CPU - SDRAM output skew: < 1ns  
AGP - AGP output skew: <150ps  
2
ZCLK  
DIVDER  
ZCLK (1:0)  
Functionality  
2
6
Control  
Logic  
Bit 2 Bit 7 Bit 6 Bit 5 Bit 4 CPU SDRAM ZCLK  
AGP  
PCI  
SDATA  
SCLK  
FS (4:0)  
PCI  
DIVDER  
Stop  
PCICLK (9:0)  
PCICLK_F (1:0)  
AGP (1:0)  
FS4 FS3 FS2 FS1 FS0 (MHz) (MHz) (MHz) (MHz)  
(MHz)  
33.33  
33.33  
33.33  
33.33  
30.00  
31.25  
33.33  
33.33  
33.33  
31.25  
41.67  
33.33  
33.33  
31.67  
31.67  
25.00  
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
66.67 66.67 66.67 66.67  
100.00 100.00 66.67 66.67  
100.00 200.00 66.67 66.67  
100.00 133.33 66.67 66.67  
100.00 150.00 60.00 60.00  
100.00 125.00 62.50 62.50  
100.00 160.00 66.67 66.67  
100.00 133.33 80.00 66.67  
100.00 200.00 66.67 66.67  
100.00 166.67 62.50 62.50  
100.00 166.67 71.43 83.33  
80.00 133.33 66.67 66.67  
80.00 133.33 66.67 66.67  
95.00 95.00 63.33 63.33  
95.00 126.67 63.33 63.33  
66.67 66.67 50.00 50.00  
2
2
PD#  
AGP  
DIVDER  
PCI_STOP#  
CPU_STOP#  
MULTISEL  
PD#/Vtt_PWRGD  
Config.  
Reg.  
SDRAM  
DIVDER  
SDRAM  
I REF  
Power Groups  
VDDCPU = CPU  
VDDPCI = PCICLK_F, PCICLK  
VDDSD = SDRAM  
AVDD48 = 48MHz, 24MHz, fixed PLL  
AVDD = Analog Core PLL  
VDDAGP= AGP  
VDDREF = Xtal, REF  
VDDZ = ZCLK  
Note: For additional margin testing frequencies, refer to Byte 4  
0489D—05/05/05  
1234567...20

中文翻译

下载PDF

与ICS952004AF相关器件

型号 品牌 获取价格 描述 数据表
ICS952004AFLF IDT

获取价格

 		Clock Generator, PDSO48
ICS952004AFLFT IDT

获取价格

 		Clock Generator, PDSO48
ICS952004FT IDT

获取价格

 		Clock Generator, CMOS, PDSO48
ICS952004YFLFT IDT

获取价格

 		Processor Specific Clock Generator, 200MHz, PDSO48, 0.300 INCH, LEAD FREE, MO-118, SSOP-48
ICS952004YFT IDT

获取价格

 		Processor Specific Clock Generator, 200MHz, PDSO48, 0.300 INCH, MO-118, SSOP-48
ICS952011 ICSI

获取价格

 		Programmable Timing Control Hub for P4 processor
ICS952011FT IDT

获取价格

 		Clock Generator, PDSO48
ICS952011YFLFT IDT

获取价格

 		Processor Specific Clock Generator, 200.05MHz, PDSO48, MO-118, SSOP-48
ICS952011YFT ICSI

获取价格

 		Programmable Timing Control Hub for P4 processor
ICS952301 ICSI

获取价格

 		Frequency Timing Generator for Transmeta Systems

与ICS952004AF相关文章

您还可以找


热门产品
PCB打样/小批量
铝基板
BOM智能配单
PCBA制造
钣金
精密CNC
模具注塑
薄膜开关
精选活动
PCBA打样特惠
四六层板品质升级
铝基板品质升级
一体化电子制造
DFM下载
服务支持
企业认证
产品展示
工厂展示
工艺能力
积分商城
关于捷配
捷配简介
企业文化
公司动态
人才招聘
联系我们
帮助中心
下单流程
付款流程
开票流程
常见问题
全球PCB制造服务专线 400-613-0088

工作时间：9:00-21:00

CEO邮箱：ceo@jiepei.com

投诉邮箱：tousu@jiepei.com

捷配网-微信公众号 微信公众号
捷配网-微信公众号 抖音公众号
资质认证：
合作快递：
支付方式：
Copyright © 2024 Jiepei.com Inc. All Rights Reserved. 版权所有:杭州捷配信息科技有限公司 浙公网安备 33010502006866号 浙ICP备10014259号-119 营业执照ICP证